[发明专利]集成电路存储器及其形成方法

说明书

本发明涉及集成电路领域，提供了一种集成电路存储器及其形成方法。在所述形成方法中，在衬底上形成隔离层并在其中形成暴露多个第二源/漏区的开口后，利用外延生长工艺在对应于同一开口内的多个第二源/漏区的衬底表面形成对应的多个外延接触，然后形成导电材料层覆盖多个外延接触的顶表面并搭接相邻的外延接触以构成空腔在开口内，然后刻蚀导电材料层以打开空腔且形成与多个第二源/漏区一一对应连接的多个存储节点接触，每个存储节点接触包括与第二源/漏区对应的沿远离衬底表面的方向依次叠加的外延接触和部分剩余的导电材料层。所述形成方法有利于去除相邻存储节点之间导电材料的残留，缩短刻蚀时间，减小或避免对衬底造成损伤。

技术领域

本发明涉及集成电路领域，特别涉及一种集成电路存储器及其形成方法。

背景技术

现有技术中的一种集成电路存储器如动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)中，每个存储单元通常包括电容器及晶体管，其中，所述电容器用于存储数据，所述晶体管用于控制所述电容器对于数据的存取，所述集成电路存储器还包括连接至每个存储单元的字线(word line)及位线(bit line)，具体的，所述字线与所述晶体管的栅极连接，所述位线与所述晶体管的一个源/漏区连接，而所述晶体管的另一个源/漏区与所述电容器连接，从而达到数据存储和输出的目的。

现有工艺在形成上述电容器时，通常在对应的源/漏区的衬底表面沉积多晶硅层并刻蚀以形成与不同的存储单元对应的存储节点接触(node contact)。但是，发明人研究发现，为了使相邻存储节点接触相互隔离，通常会对所述多晶硅层进行过刻蚀，但由于刻蚀多晶硅层的工艺对衬底硅的刻蚀选择比较低，导致现有工艺在形成存储节点接触的过程中容易造成衬底损伤。

发明内容

针对现有工艺形成存储节点接触的过程中容易造成衬底损伤的问题，本发明提供了一种集成电路存储器的形成方法，在对应的源/漏区衬底的表面形成了包括外延接触和导电材料层的存储节点接触，在去除相邻存储节点接触之间的导电材料时，可以减少或避免衬底损伤。本发明还提供了一种集成电路存储器，其中存储节点接触包括沿远离衬底表面的方向依次叠加的外延接触和导电材料层。

根据本发明的一个方面，提供了一种集成电路存储器的形成方法，包括以下步骤：

提供衬底，所述衬底具有隔离区以及由所述隔离区界定出的多个有源区，并且在每个所述有源区中界定有用于形成第一源/漏区的第一区域和用于形成第二源/漏区的第二区域；

形成多条字线于所述衬底中，每条所述字线与相应的所述有源区相交并分隔所述第一区域和所述第二区域；

形成多条位线于所述衬底上，每条所述位线与相应的所述有源区相交，以使相应的所述有源区中的所述第一源/漏区连接至所述位线；

形成一隔离层于所述衬底上，所述隔离层覆盖所述多条位线的顶表面和侧表面，所述隔离层中开设有多个开口，每个所述开口中暴露出多个第二源/漏区，所述多个第二源/漏区之间通过所述隔离区相互间隔；

执行外延生长工艺，以形成多个外延接触于所述衬底的对应于所述多个第二源/漏区的表面，所述多个外延接触与所述多个第二源/漏区一一对应；

形成一导电材料层于所述衬底上，所述导电材料层覆盖所述多个外延接触的顶表面并搭接相邻的所述外延接触，以构成空腔在所述开口内且对应于所述隔离区的所述衬底与所述导电材料层之间；以及

刻蚀所述导电材料层，以打开所述空腔且形成与所述多个第二源/漏区一一对应连接的多个存储节点接触，每个所述存储节点接触包括在对应于所述第二源/漏区的所述衬底表面沿远离所述衬底表面的方向依次叠加的外延接触和部分剩余的所述导电材料层，所述多个存储节点接触之间相互隔离。