[发明专利]狭缝结构及其制备方法、半导体存储器件及制备方法

说明书

本发明提供一种狭缝结构及其制备方法以及半导体存储器件及制备方法，本发明的狭缝结构制备方法通过间隔层覆盖第一沟槽侧壁和底部，在第一沟槽内形成沟槽宽度较第一沟槽宽度缩小的第二沟槽，通过对覆盖第一沟槽侧壁和底部、以及覆盖光刻胶层的间隔层进行改性，使得该间隔层不同区域具有不同的分子结构，利用不同分子结构的材质的刻蚀速率的差异，实现对该间隔层进行蚀刻，最终得到完整的狭缝结构。本发明能够形成深宽比介于1：500~500：1的狭缝结构，可形成低于极限分辨率的微型孔状结构或微型沟槽，并且能够根据注入的离子的类型和浓度控制狭缝结构的尺寸。因此，能够在保证半导体器件性能的同时缩小器件尺寸，有利于器件的集成化。

技术领域

本发明涉及集成电路制造领域，具体涉及一种半导体器件狭缝结构及其制备方法以及一种半导体存储器件及其制备方法。

背景技术

随着集成电路技术的不断发展，集成电路的尺寸也越来越小。在集成电路基片上形成图形的方法一般是，首先，如图1-2所示，经由光刻工艺将图案从掩模104转印到光刻胶103；其次，如图3-4所示，再经由刻蚀工艺通过带有图案的光刻胶103将图案转印到集成电路的基片101上，具体地，转印到基片101的半导体层102上。在集成电路图形制程中，狭缝的成型显然要比在晶圆上形成细线等其它图案要困难许多，因为对于常规光刻工艺而言，如图5所示，若使用具有较小尺寸的狭缝图形的光罩504会使得光刻光束经过光罩后衍射角变大，导致光刻光束无法聚焦在光刻胶503上，也就无法聚焦在基片501上，因此无法在基片501的半导体层502上形成图6所示的光刻图形。

目前，微小尺寸的图形(例如狭缝)常用的技术是RELACS(resolutionenhancement lithography assisted by chemical shrink，分辨率增强光刻辅助化学收缩)技术，该技术首先利用水溶性的化学收缩试剂RELACS，涂在曝光完成的光刻图形上，然后借由混合烘焙让光刻胶中的光酸分子因受热而产生扩散运动并进入到RELACS试剂中，催化RELACS试剂，让RELACS试剂中的高分子与交链分子产生交链反应，使得光刻胶表面形成新的一层不溶于水的交链层而达到使得沟槽宽度收缩的目的。然而这一方法的缺点是收缩的宽度固定，只能使沟槽的宽度收缩约20-30nm，无法实现对狭缝尺寸的自由控制。

另外一种常用技术是光刻后在沟槽和光刻胶上形成一层间隔层，使沟槽变小形成狭缝，再经由刻蚀形成狭缝图形。如图7所示，在光刻胶层703上形成沟槽705；然后，如图8所示，在光刻胶层703上及沟槽705中形成间隔层704，使得沟槽变小形成狭缝706；然后对间隔层704进行干刻蚀，由于狭缝外的间隔层的刻蚀速率比狭缝内的间隔层的刻蚀速率快，因此，如图9所示，会使得基片701上的硬掩模702(图9附图标记错误)上尚未形成狭缝图案，但是狭缝外的间隔层已经被蚀刻损耗完毕。因此，这一方法的缺点是狭缝内与狭缝外的刻蚀速率不同，这就造成硬掩模上狭缝图形尚未形成但狭缝外面的间隔层与光刻胶已经损耗完毕，无法在硬掩模上有效形成狭缝，进而也就无法在基片或衬底上形成需要的狭缝结构。

发明内容

有鉴于此，本发明提供了一种半导体器件狭缝结构及其制备方法以及一种半导体存储器件及其制备方法，以解决现有技术中无法形成有效狭缝、狭缝尺寸无法控制的问题。

根据本申请第一方面，本发明实施例提供了一种半导体器件中狭缝结构的制备方法，至少包括如下步骤：

提供一衬底；

在所述衬底上涂覆光刻胶层；

在所述光刻胶层形成第一沟槽；

沉积覆盖所述光刻胶层及所述第一沟槽的侧壁及底部的间隔层，形成第二沟槽，所述第二沟槽的宽度小于所述第一沟槽的宽度；

对所述间隔层进行改性，使得间隔层不同区域具有不同的蚀刻速率；

蚀刻改性后的所述间隔层，在所述衬底上形成狭缝结构，所述狭缝结构的宽度小于所述第一沟槽的宽度。