[发明专利]数据预处理装置、方法及异步双端随机存取存储器系统

权利要求书

1.一种数据预处理装置，其特征在于，所述装置与异步双端随机存取存储器连接；所述装置包括依次连接的第一读写控制电路、第一数据缓存电路、第二数据缓存电路及第二读写控制电路；所述第一读写控制电路与所述异步双端随机存取存储器的第一端口连接；所述第二读写控制电路与所述异步双端随机存取存储器的第二端口连接；

所述第一数据缓存电路用于接收并缓存第一写入请求；所述第一写入请求包括第一写入数据及第一数据地址；

所述第一读写控制电路用于根据所述第一数据地址，将所述第一写入数据存储至所述异步双端随机存取存储器中；

所述第二数据缓存电路用于接收并缓存所述第一写入请求；

所述第二读写控制电路用于接收第一读出请求，并根据所述第二数据缓存电路中缓存的预设数量的写入请求及所述异步双端随机存取存储器的内部数据，输出所述第一读出请求对应的数据；所述第一读出请求包括第二数据地址；

所述第一数据缓存电路包括第一逻辑控制单元及设定空间大小的第一数据缓存单元；

所述第一逻辑控制单元用于接收第一写入请求，将所述第一写入数据及所述第一数据地址写入第一数据缓存单元中；

所述第一逻辑控制单元还用于将所述第一写入请求发送至所述第二读写控制电路。

2.根据权利要求1所述的装置，其特征在于，所述第二数据缓存电路包括第二逻辑控制单元及设定空间大小的第二数据缓存单元；

所述第二逻辑控制单元用于接收所述第一写入请求，将所述第一写入数据及所述第一数据地址写入第二数据缓存单元中。

3.根据权利要求1所述的装置，其特征在于，所述第一读写控制电路包括第一选择器及第一控制单元；

所述第一控制单元用于当未收到读写请求时，产生第二写入请求，将所述第二写入请求通过所述第一选择器发送至所述第一端口，以使所述异步双端随机存取存储器按照预设写入数据的缓存顺序将所述预设写入数据写入预设数据地址；所述预设写入数据及所述预设数据地址按照时间顺序缓存于所述第一数据缓存电路。

4.根据权利要求3所述的装置，其特征在于，当所述异步双端随机存取存储器按照预设写入数据的缓存顺序将所述预设写入数据写入预设数据地址后，所述第一读写控制电路还用于向所述第一数据缓存电路发送第一清除指令；

所述第一数据缓存电路还用于清除所述第一数据缓存单元缓存的所述预设写入数据及所述预设数据地址；

所述第一数据缓存电路还用于向所述第二数据缓存电路发送第二清除指令；

所述第二数据缓存电路还用于清除所述第二数据缓存单元缓存的所述预设写入数据及所述预设数据地址。

5.根据权利要求4所述的装置，其特征在于，所述第二读写控制电路包括第二选择器及第二控制单元；

所述第二控制单元用于当接收到所述第一读出请求时，在所述第二数据缓存电路中缓存的预设数量的写入请求查找所述第二数据地址对应的数据，如果查找到，将所述数据输出；如果未查找到，通过所述第二选择器将所述第一读出请求发送至所述第二端口，以使所述异步双端随机存取存储器输出所述第二数据地址对应的数据。