[发明专利]数据预处理装置、方法及异步双端随机存取存储器系统

说明书

本发明提供了一种数据预处理装置、方法及异步双端随机存取存储器系统；其中，该装置包括依次连接的第一读写控制电路、第一数据缓存电路、第二数据缓存电路及第二读写控制电路；第一数据缓存电路用于接收并缓存第一写入请求；第一读写控制电路用于根据第一数据地址，将第一写入数据存储至异步双端随机存取存储器中；第二数据缓存电路用于接收并缓存第一写入请求；第二读写控制电路用于接收第一读出请求，并根据第二数据缓存电路中缓存的预设数量的写入请求及异步双端随机存取存储器的内部数据，输出第一读出请求对应的数据。本发明提高了异步双端随机存取存储器的工作效率。

技术领域

本发明涉及计算机技术领域，尤其是涉及一种数据预处理装置、方法及异步双端随机存取存储器系统。

背景技术

双口RAM(Random Access Memory，随机存储器))是在一个SRAM (Static RandomAccess Memory，静态随机存储器)上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对该存储器进行随机性的访问，即共享式多端口存储器。

双口RAM在使用上要注意的问题是如何避免两端对同一RAM存储单元的争用；通常采用插入等待状态的防冲突方式、信号灯防冲突方式或中断防冲突方式对该问题进行解决。然而，针对于异步双端RAM，上述几种防冲突方式的工作效率较低。

发明内容

有鉴于此，本发明的目的在于提供一种数据预处理装置、方法及异步双端随机存取存储器系统，以提高异步双端随机存取存储器的工作效率。

第一方面，本发明实施例提供了一种数据预处理装置，该装置与异步双端随机存取存储器连接；该装置包括依次连接的第一读写控制电路、第一数据缓存电路、第二数据缓存电路及第二读写控制电路；第一读写控制电路与异步双端随机存取存储器的第一端口连接；第二读写控制电路与异步双端随机存取存储器的第二端口连接；第一数据缓存电路用于接收并缓存第一写入请求；第一写入请求包括第一写入数据及第一数据地址；第一读写控制电路用于根据第一数据地址，将第一写入数据存储至异步双端随机存取存储器中；第二数据缓存电路用于接收并缓存第一写入请求；第二读写控制电路用于接收第一读出请求，并根据第二数据缓存电路中缓存的预设数量的写入请求及异步双端随机存取存储器的内部数据，输出第一读出请求对应的数据；第一读出请求包括第二数据地址。

结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，上述第一数据缓存电路包括第一逻辑控制单元及设定空间大小的第一数据缓存单元；第一逻辑控制单元用于接收第一写入请求，将第一写入数据及第一数据地址写入第一数据缓存单元中；第一逻辑控制单元还用于将第一写入请求发送至第二读写控制电路。

结合第一方面的第一种可能的实施方式，本发明实施例提供了第一方面的第二种可能的实施方式，其中，上述第二数据缓存电路包括第二逻辑控制单元及设定空间大小的第二数据缓存单元；第二逻辑控制单元用于接收第一写入请求，将第一写入数据及第一数据地址写入第二数据缓存单元中。

结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，上述第一读写控制电路包括第一选择器及第一控制单元；第一控制单元用于当未收到读写请求时，产生第二写入请求，将第二写入请求通过第一选择器发送至第一端口，以使异步双端随机存取存储器按照预设写入数据的缓存顺序将预设写入数据写入预设数据地址；预设写入数据及预设数据地址按照时间顺序缓存于第一数据缓存电路。

结合第一方面的第三种可能的实施方式，本发明实施例提供了第一方面的第四种可能的实施方式，其中，当异步双端随机存取存储器按照预设写入数据的缓存顺序将预设写入数据写入预设数据地址后，第一读写控制电路还用于向第一数据缓存电路发送第一清除指令；第一数据缓存电路还用于清除第一数据缓存单元缓存的预设写入数据及预设数据地址；第一数据缓存电路还用于向第二数据缓存电路发送第二清除指令；第二数据缓存电路还用于清除第二数据缓存单元缓存的预设写入数据及预设数据地址。