[发明专利]针对海量存储装置来检测静默数据讹误

权利要求书

1.一种存储控制器，包括：

主机数据分段逻辑，所述主机数据分段逻辑用于响应于来自主机域的、用于将数据有效负载写入到存储装置的写入命令，将所述数据有效负载划分成多个数据段；

循环冗余校验（CRC）编码逻辑，所述循环冗余校验（CRC）编码逻辑用于生成每个数据段的CRC码；以及

CRC重排序编码逻辑，所述CRC重排序编码逻辑用于将每个CRC码指派到所述多个数据段之中的另一数据段。

2.如权利要求1所述的存储控制器，进一步包括段扇区化逻辑，所述段扇区化逻辑用于将每个数据段划分成多个扇区长度部分；其中每个扇区长度部分具有基于所述存储装置的扇区大小的位长度。

3.如权利要求2所述的存储控制器，进一步包括错误校正码（ECC）编码逻辑，所述错误校正码（ECC）编码逻辑用于生成每个扇区长度部分的ECC码。

4.如权利要求3所述的存储控制器，其中所述段扇区化逻辑进一步用于生成除段的最后扇区长度部分外的每个扇区长度部分的空字段，并汇编所述空字段和每个扇区长度部分的所述ECC码；以及进一步用于针对所述段的最后扇区长度部分来汇编所述ECC码和所指派的CRC码。

5.如权利要求1所述的存储控制器，进一步包括：

CRC重排序解码逻辑，所述CRC重排序解码逻辑用于响应于来自所述主机域的、用于从所述存储装置读取所述数据有效负载的数据读取命令，重新指派每个数据段的所述CRC码；以及

CRC解码逻辑，所述CRC解码逻辑用于解码每个数据段的所述CRC码以确定数据完整性状态。

6.如权利要求3所述的存储控制器，进一步包括：

CRC重排序解码逻辑，所述CRC重排序解码逻辑用于响应于来自所述主机域的、用于从所述存储装置读取所述数据有效负载的数据读取命令，重新指派每个数据段的每个CRC码；

CRC解码逻辑，所述CRC解码逻辑用于解码每个数据段的所述CRC码以确定第一数据完整性状态；以及

ECC解码逻辑，所述ECC解码逻辑用于解码每个扇区长度部分的所述ECC码以确定第二数据完整性状态。

7.如权利要求1所述的存储控制器，其中所述主机数据分段逻辑用于将所述数据有效负载划分成2^N份；其中N是整数。

8.如权利要求2所述的存储控制器，其中所述主机数据分段逻辑用于将所述数据有效负载划分成2^N份；并且其中所述段扇区化逻辑用于将每个数据段划分成2^（N+X）份；其中N和X是整数。

9.一种方法，包括：

通过主机数据分段逻辑，响应于来自主机域的、用于将数据有效负载写入到存储装置的写入命令，将所述数据有效负载划分成多个数据段；

通过循环冗余校验（CRC）编码逻辑来生成每个数据段的CRC码；以及

通过CRC重排序编码逻辑将每个CRC码指派到所述多个数据段之中的另一数据段。

10.如权利要求9所述的方法，进一步包括：通过段扇区化逻辑将每个段划分成多个扇区长度部分；其中每个扇区长度部分具有基于所述存储装置的扇区大小的位长度。

11.如权利要求10所述的方法，进一步包括通过错误校正码（ECC）编码逻辑来生成每个扇区长度部分的ECC码。

12.如权利要求11所述的方法，进一步包括：

生成除段的最后扇区长度部分外的每个扇区长度部分的空字段，并汇编所述空字段和每个扇区长度部分的所述ECC码；以及

针对所述段的最后扇区长度部分来汇编所述ECC码和所指派的CRC码。