[发明专利]针对海量存储装置来检测静默数据讹误

说明书

一个实施例提供存储控制器。存储控制器包括：主机数据分段逻辑，所述主机数据分段逻辑用于响应于来自主机域的、用于将数据有效负载写入到存储装置的写入命令，将数据有效负载划分成多个数据段；循环冗余校验（CRC）编码逻辑，所述循环冗余校验（CRC）编码逻辑用于生成每个数据段的CRC码；以及CRC重排序编码逻辑，所述CRC重排序编码逻辑用于将每个CRC码指派到多个数据段之中的另一数据段。

技术领域

本公开涉及针对海量存储装置检测静默数据讹误。

背景技术

扇区是主机能够在存储装置上进行访问的存储的最小粒度。主机命令使用逻辑块地址（LBA）来定址这些扇区，其中每个LBA指向特定扇区。最优扇区大小（512字节、1k、2k、4k、...）取决于主机应用要求而改变。然而，在实现侧，硬件和介质布局优化（针对性能、弹性和成本）规定了介质扇区大小。典型地，主机扇区大小是介质扇区大小的几倍。主机应用要求写入是基本的（atomic）。那意味着整个主机扇区被提交（commit）给介质，或者不被提交给介质。如果部分提交（破损）的主机扇区的读取未返回故障，则结果是静默数据讹误。

附图说明

所述要求保护的主题的特征和优点将从与其相符的实施例的以下详细描述中显而易见，所述描述应参照附图来考虑，在附图中：

图1图示了与本公开的若干实施例相符的存储系统；

图2图示了根据一个实施例，在数据写入操作期间各种域的数据流示例；

图3图示了根据本公开的各种实施例的一般化数据流示例；

图4是根据本公开的各种实施例的操作的流程图；

图5是根据本公开的各种实施例的操作的流程图；

图6是图示了与本公开的一个实施例相符的操作的流程图；以及

图7是图示了与本公开的一个实施例相符的操作的流程图。

虽然以下具体实施方式将通过对说明性实施例所做出的参照而继续，但其许多备选、修改和变化将对本领域技术人员是显而易见的。

具体实施方式

图1图示了与本公开的若干实施例相符的系统100。系统100可包括存储控制器电路系统102、存储装置104、主机处理器电路系统106和主机系统存储器108。主机系统存储器108可包括易失性随机存取存储器，例如，动态随机存取存储器（DRAM）、静态随机存取存储器（SRAM）等。在一些实施例中，存储装置104可作为一个集成电路（其可还包括存储器电路系统（例如，DRAM类型存储器，未示出））而被形成存储控制器电路系统102的一部分和与存储控制器电路系统102一起封装。主机处理器电路系统106可对应于单核或多核通用处理器，诸如由Intel® Corp.所提供的那些处理器等。主机处理器106和主机系统存储器108在本文中可还被称为“主机域150”。