[发明专利]ATE测试板及基于ATE测试板的电子元器件设置方法

说明书

本发明公开了一种ATE测试板，包括：从上至下依次设置的顶层，中间层，以及底层；凹部，其从所述底层向所述中间层延伸设置；电子元器件，其设于所述凹部内；所述顶层与所述底层通过所述电子元器件电气连接。因此，同本申请的在测试板的底部开设一个凹部，并将电子元器件放置在凹槽内，实现电气连接，这种电路结构的改进，缩短了过孔长度，实现信号链路阻抗的高精度控制，优化了插损回损，保证测试系统高速信号的完整性。

技术领域

本发明涉及芯片测试领域，特别涉及一种ATE测试板及一种基于ATE测试板的电子元器件设置方法。

背景技术

随着电子通讯技术的快速发展，集成电路的封装与PCB互联，对信号传输的带宽要求越来越高。目前已经到达了30Gbps，未来几年，信号传输速率还会进一步增加到40-60Gbps。信号传输速率的不断增加，对ATE(Automatic Test Equipment自动测试设备)测试中loadboard(自动测试板)的设计带来了大大的挑战，既要控制传输线阻抗，也要控制信号过孔阻抗、信号插损以及回损，确保整个链路的信号完整性。

通常在测量高速IP时会采用一种高速环回链路，如图1所示。图中PCB案例板厚250mil，层数44层，走线在第6层和第8层。在设计时，由于ATE的loadboard板TOP层(顶层)只能放置DUT(测试设备Device Under Test)，其他器件不能放置在TOP层，通常将电容放在bottom层(底层)，但是loadboard需要考虑到硬度设计而把板子做得很厚，一般在180mil-250mil，这样就会导致电容处的过孔特别长，从而过孔的阻抗不好控制，插损和回损也都会变差，无法满足高带宽的要求。

基于以上存在的技术问题，本申请提供了解决以上技术问题的技术缺陷。

发明内容

本发明的目的是提供一种ATE测试板及一种基于ATE测试板的电子元器件设置方法，通过测试板的底部开设一个凹部，并将电子元器件放置在凹槽内，实现电气连接，这种电路结构的改进，缩短了过孔长度，实现信号链路阻抗的高精度控制，优化了插损回损，保证测试系统高速信号的完整性。。

本发明提供的技术方案如下：

一种ATE测试板，包括：从上至下依次设置的顶层，中间层，以及底层；

凹部，其从所述底层向所述中间层延伸设置；电子元器件，其设于所述凹部内；所述顶层与所述底层通过所述电子元器件电气连接。

具体的，本申请的在测试板的底部开设一个凹部，并将电子元器件放置在凹槽内，实现电气连接，这种电路结构的改进，缩短了过孔长度，实现信号链路阻抗的高精度控制，优化了插损回损，保证测试系统高速信号的完整性。

进一步优选的，包括：在所述中间层中包括多层信号层；在多层信号层中包括信号设定层，且在所述信号设定层上设置焊盘，所述焊盘与所述电子元器件进行电气连接。

本申请中，通过信息参数计算，得到设置电子元器件的信号设定层，进一步的引出对应的焊盘，为后续的放置电子元器件提供了可靠依据。

进一步优选的，还包括：从所述顶层开始，向下至所述中间层的信号设定层构成为所述ATE测试板的上板面；从所述信号设定层紧邻的下方一个信号层开始，向下至所述底层构成为所述ATE测试板的下板面；所述凹部设置在所述下板面。

进一步优选的，包括：在所述ATE测试板的下板面的无信号区域内设置凹部，并将所述电子元器件设置在所述凹部；在所述ATE测试板的下板面设置至少一个凹部。

进一步优选的，还包括：从所述顶层开始，向下至所述中间层的信号设定层以压合的方式形成所述上板面；从所述信号设定层紧邻的下方一个信号层开始，向下至所述底层以压合的方式形成所述下板面；将所述上板面与所述下板面以压合的方式形成所述ATE测试板。