[发明专利]界面缺陷的表征方法有效
申请号: | 201811056275.1 | 申请日: | 2018-09-11 |
公开(公告)号: | CN109192676B | 公开(公告)日: | 2020-11-10 |
发明(设计)人: | 杨盛玮;韩坤 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L21/66 | 分类号: | H01L21/66 |
代理公司: | 上海盈盛知识产权代理事务所(普通合伙) 31294 | 代理人: | 董琳;陈丽丽 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 界面 缺陷 表征 方法 | ||
1.一种界面缺陷的表征方法,其特征在于,包括如下步骤:
形成一表征结构,所述表征结构包括衬底以及位于所述衬底表面的栅介质层及栅极层,所述栅极层包括位于所述栅介质层表面的第一栅极层和位于所述栅介质层沿沟道宽度方向上的相对两侧的第二栅极层,所述第一栅极层与所述第二栅极层掺杂的离子类型相反,形成倒置MOS管结构;
分别向所述衬底、所述第一栅极层、所述第二栅极层施加电信号,表征所述栅介质层与所述第一栅极层接触界面的缺陷密度。
2.根据权利要求1所述的界面缺陷的表征方法,其特征在于,所述衬底具有位于所述栅介质层沿所述沟道宽度方向上的相对两侧、且位于所述衬底内的浅沟槽隔离区;
所述第二栅极层至少部分覆盖所述浅沟槽隔离区。
3.根据权利要求1所述的界面缺陷的表征方法,其特征在于,所述衬底内具有与所述栅介质层对应设置的掺杂区;
所述掺杂区与所述第二栅极层所掺杂的离子类型相同。
4.根据权利要求3所述的界面缺陷的表征方法,其特征在于,所述掺杂区与所述第二栅极层均为p-型离子掺杂,所述第一栅极层为n-型离子掺杂。
5.根据权利要求3所述的界面缺陷的表征方法,其特征在于,所述掺杂区与所述第二栅极层均为n-型离子掺杂,所述第一栅极层为p-型离子掺杂。
6.根据权利要求4或5所述的界面缺陷的表征方法,其特征在于,所述掺杂区的离子掺杂浓度大于所述第二栅极层的离子掺杂浓度。
7.根据权利要求4或5所述的界面缺陷的表征方法,其特征在于,所述第一栅极层的离子掺杂浓度与所述第二栅极层的离子掺杂浓度相同。
8.根据权利要求1所述的界面缺陷的表征方法,其特征在于,还包括如下步骤:
沉积绝缘材料于所述第一栅极层、所述第二栅极层和所述衬底表面,形成介质层;
刻蚀所述介质层,同时形成贯穿至所述衬底表面的第一通孔、贯穿至所述第一栅极层表面的第二通孔、贯穿至所述第二栅极层表面的第三通孔;
沉积导电材料于所述第一通孔、所述第二通孔和所述第三通孔内,同时形成与所述衬底接触的第一导电插塞、与所述第一栅极层接触的第二导电插塞和与所述第二栅极层接触的第三导电插塞。
9.根据权利要求8所述的界面缺陷的表征方法,其特征在于,分别向所述衬底、所述第一栅极层、所述第二栅极层施加电信号包括:
通过所述第一导电插塞向所述衬底施加周期性的脉冲电信号、通过所述第三导电插塞向所述第二栅极层施加反向偏压,并通过第二导电插塞使所述第一栅极层接地。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811056275.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造