[发明专利]一种检测大马士革结构导电性的方法有效
申请号: | 201811058349.5 | 申请日: | 2018-09-11 |
公开(公告)号: | CN109346420B | 公开(公告)日: | 2021-04-06 |
发明(设计)人: | 胡航标;周伦潮 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L21/66 | 分类号: | H01L21/66 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 俞涤炯 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 检测 大马士革 结构 导电性 方法 | ||
1.一种检测大马士革结构导电性的方法,其特征在于,包括:
提供一具有器件区域和外围区域的半导体结构,所述半导体结构包括一衬底,于所述衬底上依次形成一导电层、一介电层;
步骤S1、于所述半导体结构的器件区域开设一第一深孔,以及同时于所述半导体结构的外围区域开设一第二深孔,所述第一深孔与所述第二深孔均穿过所述介电层以暴露所述导电层;
步骤S2、于所述第一深孔的顶部开设一第一沟槽,以形成所述大马士革结构;同时,于所述半导体结构的外围区域开设一独立于所述第二深孔的第二沟槽;
步骤S3、于所述大马士革结构、所述第二深孔及所述第二沟槽内填充金属,并进行平坦化处理;
步骤S4、以电子束扫描所述大马士革结构、所述第二深孔及所述第二沟槽,以判断所述大马士革结构的电性连接情况。
2.根据权利要求1所述的检测大马士革结构导电性的方法,其特征在于,所述步骤S1中包括:
步骤S10、于所述介电层上沉积一掩膜层,于所述掩膜层上形成一第一光刻胶层,图形化所述第一光刻胶层以形成一第一工艺窗口与一第二工艺窗口;
步骤S11、以所述第一光刻胶层为掩模刻蚀所述掩膜层,以于所述掩膜层中形成一第三工艺窗口与一第四工艺窗口;
步骤S12、以所述掩膜层为掩模刻蚀所述介电层,以形成所述第一深孔与所述第二深孔。
3.根据权利要求1所述的检测大马士革结构导电性的方法,其特征在于,所述步骤S2包括:
步骤S20、于所述介电层上设置一第二光刻胶,图形化所述第二光刻胶以形成一第五工艺窗口、一第六工艺窗口及一第七工艺窗口;
步骤S21、以所述第二光刻胶层为掩膜刻蚀所述介电层,以形成对应于所述第五工艺窗口的所述第一沟槽,及对应于所述第七工艺窗口的所述第二沟槽;
所述第一沟槽与所述第一深孔形成所述大马士革结构,所述第二沟槽的深度与所述第一沟槽的深度相同。
4.根据权利要求3所述的检测大马士革结构导电性的方法,其特征在于,所述步骤S20中,于所述第一深孔与所述第二深孔内填充一缓冲层。
5.根据权利要求4所述的检测大马士革结构导电性的方法,其特征在于,所述缓冲层为抗反射层。
6.根据权利要求1所述的检测大马士革结构导电性的方法,其特征在于,于所述步骤S3中,于所述大马士革结构的内壁、所述第二深孔的内壁及所述第二沟槽的内壁分别设置一粘附层,通过蒸镀填充所述金属。
7.根据权利要求6所述的检测大马士革结构导电性的方法,其特征在于,所述金属为钨。
8.根据权利要求1所述的检测大马士革结构导电性的方法,其特征在于,于所述步骤S3中,所述平坦化处理通过化学机械研磨工艺完成。
9.根据权利要求1所述的检测大马士革结构导电性的方法,其特征在于,于所述步骤S4中,通过所述第二深孔的电子束扫描结果,判断所述第二深孔与所述导电层之间的连接是否正常。
10.根据权利要求1所述的检测大马士革结构导电性的方法,其特征在于,于所述步骤S4中,通过所述第二沟槽内的图形的电子束扫描结果,判断所述第二沟槽内的图形是否正常。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811058349.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其制造方法
- 下一篇:线距标准样片的定值方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造