[发明专利]一种海量信息处理器单粒子试验实现方法及单粒子试验板

权利要求书

1.一种海量信息处理器单粒子试验实现方法，其特征在于，包括以下步骤：

将1601ARH的4路RapidIO通过4个接插件连接至PCB板的边沿，进行4路RapidIO的通信功能、互联测试和自环测试的试验验证的步骤；

将1601ARH中集成在PPC核上的DDR接口通过集成3片DDR3+SDRAM进行DDR2和DDR3功能兼容的试验验证，集成在片上网络上的DDR接口预留关键信号的测试点进行自身功能监控的步骤；

在1601ARH上集成了两个DDR接口，其中第一个DDR接口集成在片上网络上，第二个DDR接口集成在PPC核上，通过PPC连接至片上网络，且两个DDR接口的设计指标相同，均兼容DDR2+SDRAM和DDR3+SDRAM，第二个DDR接口外接3片DDR3+SDRAM存储器，其中前两片组成32位数据位宽度，第三片只用低8位，进行EDAC校验功能的验证，并按DDR2的拓扑结构进行布局布线；

将1601ARH的调试接口正常引出的同时接至FPGA，在FPGA中通过转换集成DSU接口，进行长距离调试1601ARH的步骤；

将复位信号和中断信号接入FPGA，通过调试接口进行复位和试验过程的监控的步骤；

将1601ARH的4路低速通信接口连接至收发器，通过接插件连接至PCB板的边沿，并在连接至收发器之前预留环测接口，进行低速通信模块的通信功能试验验证和自环测试的步骤；

上述步骤从任一开始或任几同时开始进行，直至上述步骤均完成时结束。

2.根据权利要求1所述的一种海量信息处理器单粒子试验实现方法，其特征在于，所述进行RapidIO的通信功能、互联测试和自环测试的试验验证的具体方法为：

在1601ARH单粒子试验板上设计1601ARH的最小系统，利用2片CDCM6208产生16对差分时钟，为1601ARH的每路4X RapidIO按4路1X RapidIO的工作模式分别单独提供差分参考时钟，使1601ARH工作在1X或4X模式下；发送和接收信号进行高频阻抗匹配和滤波处理后，通过4个Samtec接插件连接至PCB板的边沿，进行RapidIO的通信功能、互联测试和自环测试的试验验证。

3.根据权利要求1所述的一种海量信息处理器单粒子试验实现方法，其特征在于，所述进行长距离调试1601ARH的具体方法为：

1601ARH的调试接口正常引出的同时接至FPGA，在FPGA中集成逻辑转换，将1601ARH的JTAG调试接口转换为DSU接口，将其接出后通过422收发器转换成422协议后连至PC机，进行长距离调试1601ARH。

4.根据权利要求3所述的一种海量信息处理器单粒子试验实现方法，其特征在于，所述进行复位和试验过程的监控的具体方法为：

1601ARH的复位信号由外部复位开关产生后经TPS70302后给出至FPGA，或者由DSU发送复位命令给FPGA，由FPGA产生复位信号给1601ARH，在FPGA的逻辑控制下，进行复位和试验过程的监控。

5.根据权利要求1所述的一种海量信息处理器单粒子试验实现方法，其特征在于，所述进行低速通信模块的通信功能试验验证和自环测试的具体方法为：

将1601ARH的4路低速通信接口接出后，预留环测接口，在通过电平转换器进行电平转换后，接至422收发器进行收发协议转换后，通过DB35接插件连接至PCB板的边沿，进行低速通信模块的通信功能试验验证和自环测试。