[发明专利]一种海量信息处理器单粒子试验实现方法及单粒子试验板

说明书

本发明公开了一种海量信息处理器单粒子试验实现方法及单粒子试验板，所述方法包括4路4X RapidIO单粒子试验验证、DDR接口兼容DDR2/DDR3单粒子试验验证、调试、复位和过程监控设计以及低速通信接口的单粒子试验验证；所述单粒子试验板包括1601ARH、与1601ARH的4路RapidIO接口连接的4个Samtec接插件、与1601ARH的REFCLK接口连接的2片CDCM6208、与1601ARH上集成在PPC核上的DDR接口连接的3片DDR3+SDRAM、与1601ARH的调试接口连接的FPGA和与1601ARH的4路低速通信接口连接的422串口收发器。本发明满足1601ARH的4路4X RapidIO设计功能和不同工作模式的单粒子试验验证，完成2个DDR2/DDR3接口兼容的单粒子试验验证，实现监控、复位和低速通信模块自环测试等的单粒子试验验证，完成对1601ARH设计的抗辐照性能的验证、鉴定和考核。

技术领域

本发明属于集成电路应用验证和环境试验领域，涉及一种海量信息处理器单粒子试验实现方法及单粒子试验板。

背景技术

1601ARH是一款抗辐照的多核处理器，属于核高基项目“海量信息处理器”的正样芯片，集成PPC核和16个自主指令集的DSP核，通过片上网络进行互联，并在片上网络上集成QDR、DDR、EMIF/PIU和RapidIO等多个功能模块和高速通信接口。抗辐照设计指标为单粒子翻转(SEU错误率)(地球同步轨道)≤10^-5错误/器件·天，单粒子闩锁阈值≥75MeV·cm²/mg。但现有的针对初样验证芯片1601P的应用验证板因设计目标不同，不能对1601ARH展开单粒子试验验证，1601P应用验证板的原理框图如图1所示。首先，1601P应用验证板将1601P的4路4X RapidIO与FPGA的高速Bank互联以进行功能验证，在单粒子试验中容易因FPGA功能的异常而导致试验误判；其次，1601ARH设计了两个兼容DDR2/DDR3的存储器控制器接口，在1601P的应用验证板上分别设计了DDR2+SDRAM和DDR3+SDRAM以验证其设计功能，在单粒子试验中集成度太高，且存储器容易受单粒子试验环境的影响，太多高密度存储器将影响试验结果的判断；最后，1601P应用验证板在调试接口和低速通信接口的设计不满足单粒子试验中的监控、复位和自环测试等要求，不满足1601ARH单粒子试验验证工作的需求。

发明内容

本发明的目的在于克服上述现有技术的缺点，提供一种海量信息处理器单粒子试验实现方法及单粒子试验板。

为达到上述目的，本发明采用以下技术方案予以实现：

一种海量信息处理器单粒子试验实现方法，包括以下步骤：

将1601ARH的4路RapidIO通过4个接插件连接至PCB板的边沿，进行4路RapidIO的通信功能、互联测试和自环测试的试验验证的步骤；

将1601ARH中集成在PPC核上的DDR接口通过集成3片DDR3+SDRAM进行DDR2和DDR3功能兼容的试验验证，集成在片上网络上的DDR接口预留关键信号的测试点进行自身功能监控的步骤；

将1601ARH的调试接口正常引出的同时接至FPGA，在FPGA中通过转换集成DSU接口，进行长距离调试1601ARH的步骤；

将复位信号和中断信号接入FPGA，通过调试接口进行复位和试验过程的监控的步骤；

将1601ARH的4路低速通信接口连接至收发器，通过接插件连接至PCB板的边沿，并在连接至收发器之前预留环测接口，进行低速通信模块的通信功能试验验证和自环测试的步骤；

上述步骤从任一开始或任几同时开始进行，直至上述步骤均完成时结束。

本发明进一步的改进在于：

进行RapidIO的通信功能、互联测试和自环测试的试验验证的具体方法为：