[发明专利]一种OS测试系统

说明书

本发明公开了一种OS测试系统，包括MCU模块、FPGA模块和待测试芯片IC，MCU模块包括PC端软件通讯模块、USB通信模块、PMU控制模块、TTL接口通讯模块与STM32数据通讯模块，FPGA模块包括测试通道选择模块与FPGA数据通讯模块；USB通信模块用于实现PC端软件通讯与STM32的数据通讯端口之间的物理连接；PC端软件通讯用于实现显示OS测试系统工作过程中检测到的芯片相关信息。本发明所述的一种OS测试系统，降低了检测集成电路芯片IC的成本，在实际的生产过程中，解决了通用测试设备自身体积大、控制程序繁琐、成本高等方面的不足，使生产测试的灵活性和并行测试SITE数大大提高，缩短生产测试周期，节约成本，极大的提高生产效率，带来更好的使用前景。

技术领域

本发明涉及消防领域，特别涉及一种OS测试系统。

背景技术

集成电路IC的整个制造过程，工序复杂繁多，为确保生产质量，需要对工序过程进行验证检测，在后端工序的封装过程中，检测尤为重要，在封装过程中，需要对集成电路IC进行开短路测试(OS)，开短路测试是验证IC封装工序的最直接最有效的方式，开短路测试可检测出集成电路IC封装过程中的物理引线连接。

现有OS测试系统在使用时存在一定的弊端，首先，现有的OS测试通常采用大型测试设备测试，而通用大型测试设备体积大、价格贵、生产成本高，而且通用大型测试设备系统复杂，操作不便，从开发到投入的生产周期较长，不满足人们的使用要求，为此，我们提出一种OS测试系统。

发明内容

本发明的主要目的在于提供一种OS测试系统，可以有效解决背景技术中的问题。

为实现上述目的，本发明采取的技术方案为：

一种OS测试系统，包括MCU模块、FPGA模块和待测试芯片IC，MCU模块包括PC端软件通讯模块、USB通信模块、PMU控制模块、TTL接口通讯模块与STM32数据通讯模块，FPGA模块包括测试通道选择模块与FPGA数据通讯模块；

USB通信模块用于实现PC端软件通讯与STM32的数据通讯端口之间的物理连接；

PC端软件通讯用于实现显示OS测试系统工作过程中检测到的芯片相关信息；

PMU控制模块用于控制OS测试系统的测试过程；

TTL接口通讯模块用于实现OS测试系统与机械手或分选机设备之间的通讯连接；

FPGA数据通讯模块用于实现MCU模块中相关信息的转化与处理并将信息输入FPGA模块过程；

测试通道选择模块用于实现OS测试系统测试芯片过程中三种不同的测试方法顺序的选择；

STM32数据通讯模块用于实现各个模块间信息传输转化；

优选的，所述MCU模块核心采用STM32F407芯片，主要实现OS测试系统测试过程中的主控制，所述MCU模块通过FSMC总线与FPGA模块连接。

优选的，所述TTL接口通讯模块采用了TLP281-4光耦芯片。

优选的，所述MCU模块使用FIMV加电流测电压和FVMV加电压测电压功能，所述MCU模块内部设置有LM358运算放大器。

优选的，所述USB通信模块采用采用CY7C68013A芯片，所述USB通信模块具有第二个数据指针、具有第二个USATRT、12C总线接口和8个额外的中断，且USB通信模块内部的CPU时钟可以以12MHz、24MHz和48MHz运行。

优选的，所述FPGA模块采用INTEL FPGA 5CEFA4F23型号主控芯片，5CEFA4F23型号主控芯片采用FBGA484封装，其具有49K个LE，且使用外部FLASH芯片进行配置，芯片的IO数为224个。