[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、凸立于衬底上分立的鳍部、在鳍部露出的衬底上形成的隔离层以及横跨鳍部的栅极结构，栅极结构覆盖鳍部的部分顶壁和部分侧壁；在所述鳍部侧壁上形成第一侧墙层；刻蚀第一侧墙层之间的所述隔离层，形成隔离层开口；在第一侧墙层的侧壁和隔离层开口的侧壁上形成第二侧墙层；去除第一侧墙层之间的部分鳍部，形成凹槽；在凹槽中形成源漏掺杂层。第二侧墙层形成在第一侧墙层的侧壁和隔离层开口的侧壁上，隔离层开口的侧壁给予第二侧墙层底部稳固的支撑，第二侧墙层给予第一侧墙层支撑，因此，降低了所述第一侧墙层发生倾斜或脱落的概率，从而优化了半导体结构的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、凸立于所述衬底上分立的鳍部、在所述鳍部露出的衬底上形成的隔离层以及横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；在所述鳍部侧壁上形成第一侧墙层；刻蚀位于相邻所述鳍部的所述第一侧墙层之间的所述隔离层，形成隔离层开口；在所述第一侧墙层的侧壁和所述隔离层开口的侧壁上形成第二侧墙层；去除所述第一侧墙层之间的部分鳍部，形成凹槽；在所述凹槽中形成源漏掺杂层。

可选的，形成所述隔离层开口的步骤中，位于所述第一侧墙层下方的所述隔离层构成顶部隔离层；所述半导体结构的形成方法还包括：在形成所述隔离层开口之后，在形成所述第二侧墙层之前，在所述顶部隔离层中掺杂离子。

可选的，鳍部的材料为硅，在所述顶部隔离层中掺杂离子的步骤包括：采用离子注入的方式在所述顶部隔离层中掺杂硅。

可选的，离子注入的工艺参数包括：注入剂量为1.0E14原子每平方厘米至1.0E18原子每平方厘米，注入能量为1Kev至30Kev，离子注入的角度为0至45度。

可选的，刻蚀位于相邻所述鳍部的所述第一侧墙层之间的所述隔离层的步骤中，刻蚀去除的所述隔离层的厚度为250至800埃米。

可选的，形成隔离层开口的步骤包括：采用干法刻蚀工艺刻蚀所述第一侧墙层之间的所述隔离层，形成隔离层开口。

可选的，采用干法刻蚀工艺去除所述第一侧墙层之间的所述隔离层的工艺参数包括：甲烷流量为80至800sccm，三氟甲烷的流量为30至2000sccm，等离子体功率为100至1300W，电压为80至500V，工艺时间为4至500秒，腔室压强为10至2000mToor。

可选的，形成凹槽的步骤包括：采用干法刻蚀工艺刻蚀所述第一侧墙层之间的部分鳍部，形成凹槽。