[发明专利]信号发生电路和包括该信号发生电路的半导体存储器装置

权利要求书

1.一种信号发生电路，该信号发生电路包括：

信号输入组件，该信号输入组件被配置为响应于输入信号而生成第一内部输出信号和第二内部输出信号，并且响应于输出信号而调节所述第一内部输出信号和所述第二内部输出信号的电位电平；

信号输出组件，该信号输出组件被配置为响应于所述第一内部输出信号和所述第二内部输出信号而生成所述输出信号，以及

可变电流源，该可变电流源联接在第三节点和接地电压之间，并且被配置为响应于电流控制信号而调节供应的电流的量，

其中，所述信号输入组件包括：

联接在电源电压和第一节点之间的第一晶体管；

联接在所述电源电压和第二节点之间的第二晶体管；

串联联接在所述第一节点和所述第三节点之间的第三晶体管和第四晶体管，该第三晶体管和该第四晶体管由所述输入信号控制；以及

串联联接在所述第二节点和所述第三节点之间的第五晶体管和第六晶体管，该第五晶体管和该第六晶体管由所述输出信号控制，

其中，当所述输出信号以目标电位电平输出时，所述可变电流源向所述第三节点供应第一电流，并且当所述输出信号以低于所述目标电位电平的电位电平输出时，所述可变电流源向所述第三节点供应大于所述第一电流的第二电流。

2.根据权利要求1所述的信号发生电路，该信号发生电路还包括：

联接在所述第一节点与所述第一晶体管的栅极之间的第一电阻器；以及

联接在所述第二节点与所述第二晶体管的栅极之间的第二电阻器。

3.根据权利要求1所述的信号发生电路，该信号发生电路还包括第一补偿器，该第一补偿器联接在所述信号输出组件的输出节点与所述第三晶体管和所述第四晶体管之间的节点之间，

其中，所述第一补偿器根据所述输出信号的电位电平来调节所述第三晶体管和所述第四晶体管之间的所述节点的电位电平。

4.根据权利要求1所述的信号发生电路，该信号发生电路还包括电流控制信号发生电路，该电流控制信号发生电路被配置为响应于所述第一内部输出信号和所述第二内部输出信号而生成所述电流控制信号。

5.根据权利要求1所述的信号发生电路，其中，所述信号输出组件包括：

第一输出组件，该第一输出组件被配置为响应于所述第一内部输出信号和所述第二内部输出信号而生成第三内部输出信号和第四内部输出信号；以及

第二输出组件，该第二输出组件被配置为响应于所述第三内部输出信号和所述第四内部输出信号而生成所述输出信号。

6.根据权利要求5所述的信号发生电路，其中，所述第一输出组件包括：

联接在电源电压和第四节点之间的第七晶体管，该第七晶体管由所述第一内部输出信号控制；

联接在所述电源电压和第五节点之间的第八晶体管，该第八晶体管由所述第二内部输出信号控制；

串联联接在所述第四节点和第六节点之间的第九晶体管和第十晶体管；以及

串联联接在所述第五节点和所述第六节点之间的第十一晶体管和第十二晶体管，

其中，所述第一输出组件输出所述第四节点的电位电平作为所述第三内部输出信号，并且输出所述第五节点的电位电平作为所述第四内部输出信号。

7.根据权利要求6所述的信号发生电路，其中，所述第一输出组件还包括第二补偿器，该第二补偿器联接在所述第二输出组件的输出节点与所述第十一晶体管和所述第十二晶体管之间的节点之间，

其中，所述第二补偿器根据所述输出信号的电位电平来调节所述第十一晶体管和所述第十二晶体管之间的所述节点的电位电平。