[发明专利]信号发生电路和包括该信号发生电路的半导体存储器装置

说明书

提供了一种信号发生电路和包括该信号发生电路的半导体存储器装置。该信号发生电路包括：信号输入组件，其被配置为响应于输入信号而生成第一内部输出信号和第二内部输出信号，并且响应于输出信号而调节第一内部输出信号和第二内部输出信号的电位电平；以及信号输出组件，其被配置为响应于第一内部输出信号和第二内部输出信号而生成输出信号。

技术领域

本公开的各种实施方式总体上涉及电子装置。具体地讲，这些实施方式涉及一种信号发生电路和包括该信号发生电路的半导体存储器装置。

背景技术

半导体存储器装置是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)的半导体实现的存储装置。半导体存储器装置通常被分类为易失性存储器装置和非易失性存储器装置。

当电源被切断时，易失性存储器装置丢失所存储的数据。易失性存储器的示例包括静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。即使当电源被切断时，非易失性存储器装置也保持所存储的数据。非易失性存储器的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。闪存通常被分类为NOR型闪存和NAND型闪存。

发明内容

实施方式提供了一种被配置为通过稳定地控制输出信号的电位电平来输出输出信号的信号发生电路和包括该信号发生电路的半导体存储器装置。

根据本公开的一方面，提供了一种信号发生电路，该信号发生电路包括：信号输入组件，其被配置为响应于输入信号而生成第一内部输出信号和第二内部输出信号，并且响应于输出信号而调节第一内部输出信号和第二内部输出信号的电位电平；以及信号输出组件，其被配置为响应于第一内部输出信号和第二内部输出信号而生成输出信号。

根据本公开的另一方面，提供了一种半导体存储器装置，该半导体存储器装置包括：存储器单元阵列，其包括多个存储器单元；页缓冲器组，其联接到存储器单元阵列的多条位线，被配置为在对存储器单元阵列的编程验证操作和读操作中响应于感测信号而感测多条位线的电位电平或电流电平；以及信号发生电路，其被配置为在编程验证操作和读操作中生成感测信号，其中，信号发生电路包括：信号输入组件，其被配置为响应于输入信号而生成第一内部输出信号和第二内部输出信号，并且响应于输出信号而调节第一内部输出信号和第二内部输出信号的电位电平；以及信号输出组件，其被配置为响应于第一内部输出信号和第二内部输出信号而生成输出信号。

附图说明

现在将参照附图在下文中更充分地描述各种实施方式；然而，其可按照不同的形式来具体实现，不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式以使得本公开将彻底和完整，并且将向本领域技术人员充分传达示例实施方式的范围。需要注意的是，对“实施方式”的引用未必意指仅一个实施方式，对“实施方式”的不同引用未必是相同的(多个)实施方式。

在附图中，为了例示清晰，图的尺寸可能被夸大。将理解，当元件被称为“在”两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。相似标号始终表示相似元件。

图1是示出根据本公开的实施方式的存储器系统的图。

图2是示出根据本公开的实施方式的存储器装置的图。

图3是示出根据本公开的实施方式的存储器块的图。

图4是示出三维配置的存储器块的实施方式的图。

图5是示出三维配置的存储器块的另一实施方式的图。

图6是示出根据本公开的实施方式的页缓冲器的图。

图7是示出根据本公开的实施方式的信号发生电路的图。