[发明专利]一种抗单粒子效应的触发器

权利要求书

1.一种抗单粒子效应的触发器，其特征在于：所述触发器采用双互锁单元作为触发器的主从锁存器，维持双互锁单元在各种工艺下的电路拓扑结构和晶体管尺寸，而在版图上对主从双互锁锁存器的晶体管进行加固排布。

2.根据权利要求1所述的一种抗单粒子效应的触发器，其特征在于：所述主锁存器的存储单元中包括NMOS晶体管M_M1、PMOS晶体管M_M2、NMOS晶体管M_M3、PMOS晶体管M_M4， NMOS晶体管M_M5、PMOS晶体管M_M6、NMOS晶体管M_M7、PMOS晶体管M_M8，晶体管对应的漏极分别记为nm1、nm2、nm3、nm4、nm5、nm6、nm7、nm8；从锁存器的存储单元中包括NMOS晶体管M_S1、PMOS晶体管M_S2、NMOS晶体管M_S3、PMOS晶体管M_S4、NMOS晶体管M_S5、PMOS晶体管M_S6、NMOS晶体管M_S7、PMOS晶体管M_S8，晶体管对应的漏极分别记为ns1、ns2、ns3、ns4、ns5、ns6、ns7、ns8；

在版图中，晶体管布局如下：上半部分按照从左到右的顺序，主锁存器的NMOS晶体管M_M5和晶体管M_M7共源极接地，其漏端nm5和nm7分别位于左右两侧，从锁存器的PMOS晶体管M_S8和晶体管M_S2共源极接电源，其漏端ns8和ns2分别位于左右两侧，主锁存器的NMOS晶体管M_M1和晶体管M_M3共源极接地，其漏端nm1和nm3分别位于左右两侧，从锁存器的PMOS晶体管M_S4和M_S6共源极接电源，其漏端ns4和ns6分别位于左右两侧；下半部分按照从左到右的顺序，从锁存器的NMOS晶体管M_S5和晶体管M_S7共源极接地，其漏端ns5和ns7分别位于左右两侧，主锁存器的PMOS晶体管M_M8和晶体管M_M2共源极接电源，其漏端nm8和nm2分别位于左右两侧，从锁存器的NMOS晶体管M_S1和晶体管M_S3共源极接地，其漏端ns1和ns3分别位于左右两侧，主锁存器的PMOS晶体管M_M4和晶体管M_M6共源极接电源，其漏端nm4和nm6分别位于左右两侧，各晶体管的栅极和漏极连接根据双互锁单元的设计进行连接。

3.根据权利要求1所述的一种抗单粒子效应的触发器，其特征在于，将NMOS/PMOS存储信息相同的漏端进行节点分离。

4.根据权利要求1所述的一种抗单粒子效应的触发器，其特征在于，将存储信息不同的同NMOS/PMOS型晶体管共源极相邻放置。

5.根据权利要求1所述的一种抗单粒子效应的触发器，其特征在于，将主从锁存器的晶体管以上下两端均呈锯齿状的形式放置。