[发明专利]一种抗单粒子效应的触发器

说明书

本发明公开了一种抗单粒子效应的触发器，维持了双互锁单元在各种工艺下原有的电路拓扑结构和晶体管尺寸，在版图上基于双互锁主从型触发器各节点的敏感性分析进行重新布局，将NMOS/PMOS存储信息相同的漏端进行节点分离，防止两位相同存储信息一同发生错误造成双互锁单元翻转，将信息存储不同的同PMOS/NMOS型晶体管共源极相邻放置，在粒子入射影响时利用双互锁设计本身的电路连接特性抑制单粒子翻转，使敏感节点上由单粒子效应导致的额外电荷的影响有所抵消，并且将主从锁存器的晶体管以锯齿状的形式放置，将同步打击局限在狭窄的入射角度内，限制了主从锁存器多位存储节点同时被打中的情况。

技术领域

本发明涉及集成电路设计与抗单粒子效应加固领域，特别涉及一种抗单粒子效应的触发器。

背景技术

辐射环境给集成电路设计者带来了巨大的挑战。其中，触发器或者SRAM设计就需要考虑到由额外电子-空穴对累积产生的单粒子翻转(SEUs)。糟糕的是，这种现象在外太空、高海拔，甚至在地面上都曾被观测到。随着特征尺寸根据摩尔定律等比例缩小，芯片制备工艺在更高的密度、更快的速度和更低的功耗方面展现出了更好的性能。但与此同时，器件间距和节点电容明显减小，从而使得电路对SEU的敏感性大大提高。电荷共享现象的不断增强也被认为是双互锁单元(DICE)结构对SEU越来越敏感的根本原因。

研究人员基于空间和/或时间冗余提出了一些双互锁（DICE）结构的优化设计来增强其抗辐照能力。典型的空间冗余技术涉及三模冗余(TMR)和表决机制等。显然，这些技术的设计工作量较小。但是，它们在面积和功耗上的开销很大，并不适用于对面积和功率有限制的应用程序。

除了上述的电路加固(RHBD)技术，基于版图的加固策略也被开发和应用在DICE结构上。PMOS晶体管对SEU敏感主要是由于在其n阱中存在寄生双极型晶体管。这在版图中可以通过增加阱接触、保护环或保护带稳定阱电势来缓解。此外，NMOS晶体管易发生电荷扩散，而利用防护漏区、节点分离和交错可以减轻NMOS晶体管的SEU敏感性。这些技术应用于基于DICE的锁存器上，减弱了电荷收集，降低了粒子打击产生的瞬态电流，表现出优异的抗单粒子翻转性能。

此外，还有一种新的DICE版图加固方法 - 通过错误感知晶体管定位进行布局设计(LEAP)，被应用到DICE结构中，因此被称为LEAP-DICE。这种技术的原理是，多个漏端节点共同作用，完全或部分抵消电路中单粒子效应产生的总电荷，能呈现出优越的软错误恢复能力。

发明内容

本发明的技术解决问题是：为克服现有技术的不足，提供了一种抗单粒子效应的DICE主从型触发器版图设计，根据电脑仿真以及芯片实验结果，该发明抗单粒子翻转效果显著。

一种抗单粒子效应的触发器，采用双互锁（DICE）单元作为触发器的主从锁存器，维持DICE单元在各种工艺下的电路拓扑结构和晶体管尺寸，而在版图上对主从DICE锁存器的晶体管进行加固排布，限制了辐照环境中高能粒子的入射角度，增大了主/从锁存器内敏感节点的物理距离。