[发明专利]深硅刻蚀方法、深硅槽结构及半导体器件

说明书

本发明公开了一种深硅刻蚀方法、深硅槽结极及半导体器件。该方法包括：步骤1、向反应腔室内输入沉积气体，启辉进行沉积；步骤2、开始通入刻蚀气体，以下电极功率P_起始进行物理轰击；步骤3、对基片进行化学刻蚀；步骤4、判断当前循环次数是否达到总循环次数，是则结束工艺，否则循环执行所述步骤1至所述步骤3，其中，在循环次数达到初始循环次数之后，将当前沉积时间增大，和/或将当前下电极功率增大；在执行所述步骤3时，保持刻蚀时间不变。本发明通过沉积步中沉积时间的递进以及物理轰击步中下电极功率的递进，能够制造出深度较深、垂直度较高并且底部圆角较小的深硅槽结构，这种深硅槽结构有利于器件加工，能够提高产品良率。

技术领域

本发明涉及半导体集成电路或者分立器件制造领域，具体地，涉及一种深硅刻蚀方法、深硅槽结构及半导体器件。

背景技术

在微电子领域，深硅刻蚀是器件加工过程中的一项重要工艺。如在晶体管中刻蚀沟槽栅可以抑制器件的短沟道效应、解决沟道电子散射引起的迁移率降低等问题，又如在晶体管中刻蚀超级结可以有效降低导通电阻和提升器件开关速率，再如在先进封装中刻蚀硅通孔(Through Silicon Vias，TSV)结构可以提升器件性能、降低功耗和减小器件体积。

由于深硅刻蚀具有较大的深宽比，传统湿法刻蚀工艺无法实现，必须采用干法刻蚀工艺。干法刻蚀是一种基于低温等离子体进行刻蚀的技术，其过程中同时伴随物理轰击和化学反应。由于化学反应是一种各向同性的刻蚀过程，该工艺的底部形貌将呈现圆弧形，即出现底部圆角。这种底部圆角在器件设计时应予以避免，如TSV工艺中若出现底部圆角则会增加器件导通电阻甚至引起器件开路异常。

传统深硅刻蚀(BOSCH)工艺，采用刻蚀停止层的方法，在刻蚀达到终点后继续发生横向刻蚀以减小底部圆角，刻蚀结果如图1a和1b所示。但该方法中的横向刻蚀较难掌控，一旦过刻将产生横向钻蚀的异常形貌，如图1c所示。

公开于本发明背景技术部分的信息仅仅旨在加深对本发明的一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

发明内容

为了解决现有技术中的上述技术问题，本发明提出了一种深硅刻蚀方法、深硅槽结构及包含该深硅槽结构的半导体器件，该方法所刻蚀的深硅槽结构具有高垂直度以及高深宽比。

根据本发明的一方面，提了一种深硅槽刻蚀方法，包括：

步骤1、向反应腔室内输入沉积气体，启辉进行沉积，沉积时间为t_起始；

步骤2、停止输入沉积气体，开始通入刻蚀气体，以下电极功率P_起始进行物理轰击；

步骤3、持续通入刻蚀气体，对基片进行化学刻蚀，在刻蚀时间t_刻蚀后停止通入刻蚀气体；

步骤4、判断当前循环次数是否达到总循环次数，是则结束工艺，否则循环执行所述步骤1至所述步骤3，其中，在循环次数达到初始循环次数之后，在执行所述步骤1时，将当前沉积时间在上一次执行的沉积时间的基础上增大，和/或在执行所述步骤2时，将当前下电极功率在上一次执行的下电极功率的基础上增大；在执行所述步骤3时，保持刻蚀时间不变。

优选地，在循环次数达到初始循环次数之后，在执行所述步骤1时，将当前沉积时间在上一次执行的沉积时间的基础上增大第一预设值，和/或在执行所述步骤2时，将当前下电极功率在上一次执行的下电极功率的基础上增大第二预设值。

优选地，所述第一预设值根据所述沉积时间t_起始、预设终止沉积时间t_终止以及预设总循环次数n_总之间的预设关系计算获得；