[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底内形成有焊垫且基底露出焊垫，基底上形成有再分布层，再分布层与焊垫电连接且露出部分焊垫；在再分布层和焊垫中的一个或两个的顶部上形成绝缘层；在基底上形成覆盖再分布层、绝缘层和焊垫的介电层；图形化介电层，在再分布层部分顶部上方的介电层内、以及焊垫部分顶部上方的介电层内形成贯穿介电层的第一开口。本发明在再分布层和焊垫中的一个或两个的顶部上形成绝缘层，由于绝缘层具备不导电的特性，因此在图形化介电层的过程中，绝缘层能够防止再分布层和焊垫同时与图形化介电层所采用的溶液相接触，从而防止再分布层和焊垫之间发生贾凡尼效应，进而提高封装结构的良率和可靠性。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

晶圆级封装(wafer level chip scale package，WLCSP)是一种可以使晶圆以正面朝下(face down)的方式贴装到印刷电路板(printed circuit board，PCB)上的封装技术。在晶圆级封装过程中，通常先在晶圆的衬底上形成集成电路器件(例如：晶体管等)，然后在集成电路器件上形成与所述集成电路器件电连接的金属互连结构，之后在所述金属互连结构上形成与所述金属互连结构上电连接的焊垫(pad)，在所述焊垫上形成凸块(bump)，从而通过所述凸块将芯片封装结构电连接至印刷电路板的互连金属层上或将两芯片封装结构电连接。

目前，为了满足不同的应用需求，在晶圆级封装工艺中引入了再分布技术。在该工艺中，在芯片封装结构中引入再分布层(redistribution layer，RDL)，用于与所述焊垫实现电连接，采用聚酰亚胺(polyimide)等聚合物材料层作为所述再分布层的介电层，并通过凸块底部金属层(under bump metallization，UBM)电连接所述再分布层和凸块。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高封装结构的良率和可靠性。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底内形成有焊垫，且所述基底露出所述焊垫，所述基底上形成有再分布层，所述再分布层与所述焊垫电连接且露出部分所述焊垫；在所述再分布层和焊垫中的一个或两个的顶部上形成绝缘层；在所述基底上形成覆盖所述再分布层、绝缘层和焊垫的介电层；图形化所述介电层，在所述再分布层部分顶部上方的介电层内、以及所述焊垫部分顶部上方的介电层内形成贯穿所述介电层的第一开口。

可选的，所述再分布层和焊垫中顶部待形成所述绝缘层的为待处理层，形成所述绝缘层的步骤包括：对所述待处理层表面进行预处理，将部分厚度的所述待处理层转化为所述绝缘层。

可选的，对所述待处理层表面进行预处理的步骤包括：对所述待处理层表面进行氧化处理，将部分厚度的待处理层转化为氧化层；在所述氧化处理后，在含氮氛围下，对所述氧化层进行等离子体处理，将所述氧化层转化为氮化层，所述氮化层用于作为所述绝缘层。

可选的，所述氧化处理的步骤包括：在常压下，对所述待处理层进行烘焙处理。

可选的，所述烘焙处理的参数包括：工艺温度为120摄氏度至150摄氏度，工艺时间为120秒至300秒。

可选的，所述等离子体处理的参数包括：反应气体为N₂、N₂O或NH₃，射频功率为100瓦特至1000瓦特，工艺温度为25摄氏度至40摄氏度，工艺时间为120秒至240秒，工艺压强为150毫托至1000毫托。

可选的，所述绝缘层的材料为氮化铜或氮化铝。

可选的，所述绝缘层的厚度为至

可选的，在所述基底上形成覆盖所述再分布层、绝缘层和焊垫的介电层的步骤中，所述介电层的材料为光敏材料；图形化所述介电层的工艺为光刻工艺。