[发明专利]一种VDMOS器件及其制作方法

说明书

本发明涉及一种VDMOS器件及其制作方法，所述方法包括：在外延层上表面依次生长栅氧化层以及位于所述栅氧化层表面且具有第一开口的多晶硅层；在所述外延层表面区域形成第二导电类型的体区；在所述栅氧化层极及所述多晶硅层上表面形成第一介质层；在所述第一开口内形成多个源区光刻胶，对所述第一介质层进行湿法腐蚀，以去除未被所述源区光刻胶覆盖的第一介质层以及被所述源区光刻胶覆盖的部分所述第一介质层，所保留的第一介质层为第二介质层；对所述栅氧化层进行干法刻蚀，去除所述源区光刻胶下方以外的所述栅氧化层，以形成阶梯状的源区注入窗口；通过注入及热驱入工艺，在所述体区表面区域形成第一导电类型的源区。

技术领域

本发明涉及半导体技术领域，具体的说是一种VDMOS器件及其制作方法。

背景技术

VDMOS(Vertical Double Diffusion Metal Oxide Semiconductor，沟槽型垂直双扩散金属氧化物半导体晶体管)器件有一个非常重要的参数，EAS(Monopulse avalancheenergy，单脉冲雪崩能量)，其定义为单次雪崩状态下器件能够消耗的最大能量。在源极和漏极会产生较大电压尖峰的应用环境下，必须要考虑器件的雪崩能量，EAS是衡量VDMOS)器件的一个非常重要的参数。

一般器件的EAS失效有两种模式，热损坏和寄生三极管导通损坏。寄生三极管导通损坏是指器件本身存在一个寄生的三极管(外延层-体区-源区)，当器件关断时，源漏间的反向电流流经体区时，产生压降，如果此压降大于寄生三极管的开启电压，则此反向电流会因为三极管的放大作用将寄生三极管导通，导致失控，此时，栅极电压已不能关断VDMOS。

目前的制作方法中，由于源区位于多晶栅极之间，源区占体区的比重过大，极大的影响了体区的整体电阻，器件的极限EAS很难提升，进而影响器件性能的提升。

发明内容

本发明实施例提供了一种VDMOS器件及其制作方法，能够而降低体区电阻，提升器件的EAS能力。

第一方面，本发明实施例提供了一种VDMOS器件的制作方法所述方法包括：提供第一导电类型的衬底，在所述衬底上形成第一导电类型的外延层；在所述外延层上表面依次生长栅氧化层以及位于所述栅氧化层表面且具有第一开口的多晶硅层；在所述外延层表面区域形成第二导电类型的体区；在所述栅氧化层极及所述多晶硅层上表面形成第一介质层；在所述第一开口内形成沿所述第一开口的长度方向上间隔排列的多个源区光刻胶；对所述第一介质层进行湿法腐蚀，以去除未被所述源区光刻胶覆盖的第一介质层以及被所述源区光刻胶覆盖的部分所述第一介质层，所保留的第一介质层为第二介质层；对所述栅氧化层进行干法刻蚀，去除所述源区光刻胶下方以外的所述栅氧化层，以形成阶梯状的源区注入窗口；在所述体区表面区域形成第一导电类型的源区。

第二方面，本发明实施例提供了一种VDMOS器件，包括：第一导电类型的衬底，形成于所述衬底上的第一导电类型的外延层；依次生长于所述外延层上的栅氧化层以及位于所述栅氧化层表面且具有第一开口的多晶硅层；形成在所述外延层表面区域的第二导电类型的体区；形成在所述栅氧化层极及所述多晶硅层上表面的第二介质层，所述第二介质层的尺寸小于所述栅氧化层；形成于所述体区表面区域的第一导电类型的源区，所述源区包括第一部分以及位于所述第一部分上的第二部分，所述第二部分的宽度大于所述第一部分。

可以理解，本发明通过采用阶梯状源区注入窗口，形成具有阶梯状的源区，在保证工艺窗口的前提下，大大降低了源区占体区的比重，从而降低体区电阻，提升器件的极限EAS能力，同时保证了源区与金属有良好的接触，提升了整体性能及可靠性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。