[发明专利]电子封装件及其制法

说明书

一种电子封装件及其制法，其在承载结构的电性接点形成多个尖部，以于覆晶制程中，该尖部会插穿电子元件的导电凸块，故无需使用助焊剂，即可有效接合该导电凸块与该电性接点。

技术领域

本发明有关一种电子封装件，尤指一种覆晶式电子封装件及其制法。

背景技术

悉知半导体晶圆用的自动化测试设备，如配置有测试组件的设备，其可快速进行测量并产生测试结果，并可针对测试结果进行分析。此外，随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装型态。因此，为满足半导体装置的高集成度(Integration)以及微型化(Miniaturization)需求，除传统打线式(Wire bonding)的半导体封装技术外，业界主要采用覆晶(Flip chip)式半导体封装技术，以提升半导体封装结构的布线密度。

图1A至图1B为悉知覆晶式封装结构1的制法的剖视示意图。如图1A所示，先将一半导体芯片11经由多个焊锡凸块13结合至一封装基板10的电性接触垫100上，再回焊该焊锡凸块13。接着，如图1B所示，形成底胶14于该半导体芯片11与该封装基板10之间，以包覆该些焊锡凸块13。

前述制程中，于结合该焊锡凸块13至该电性接触垫100之前，该焊锡凸块13的外表面通常会形成氧化层，故于回焊该焊锡凸块13的过程中，需使用助焊剂(图略)移除该氧化物。

然而，悉知覆晶式封装结构1的制法中，由于需使用助焊剂，因而会增加回焊制程的时间，且会残留助焊剂的部分材料于该封装结构1上，因而产生粗大焊接空隙，致使该焊锡凸块13与该电性接触垫100之间的接合失效，造成该封装结构1的可靠性不佳。

此外，若该焊锡凸块13的直径极小，则在沾附助焊剂时，部分该焊锡凸块13会有沾附不完全的问题。

另一方面，虽可经由受控环境以还原氧化物，再进行回焊制程，因而毋需使用助焊剂，但此方式的制程繁杂，尤其是于大量生产该封装结构1的过程更为麻烦。

因此，如何克服上述悉知技术的种种问题，实已成为目前业界亟待克服的难题。

发明内容

鉴于上述悉知技术的种种缺失，本发明提供一种电子封装件及其制法，无需使用助焊剂，即可有效接合该导电凸块与该电性接点。

本发明的电子封装件，包括：一承载结构，其具有多个电性接点；以及一电子元件，其具有多个导电凸块，以令该电子元件经由该导电凸块结合至该承载结构的电性接点，其中，该电性接点或该导电凸块的其中一者形成有多个尖部，以插入至该电性接点或该导电凸块的另一者中。

本发明还提供一种电子封装件的制法，包括：提供一具有多个电性接点的承载结构及一具有多个导电凸块的电子元件，其中，该电性接点或该导电凸块的其中一者形成有多个尖部；以及将该电子元件经由该些导电凸块结合至该承载结构的该电性接点，以令该电性接点或该导电凸块的其中一者的该尖部插入至该电性接点或该导电凸块的另一者中。

前述的电子封装件及其制法中，该导电凸块的最大平面宽度小于25微米。

前述的电子封装件及其制法中，该电性接点或该导电凸块的其中一者形成粗糙面，其具有多个该尖部。例如，该些尖部之间具有高度差，如小于1.5微米。

前述的电子封装件及其制法中，还包括形成表面处理层于该尖部上。

由上可知，本发明的电子封装件及其制法，主要通过该电性接点或该导电凸块的其中一者形成有多个尖部的设计，以于该电子元件接合该承载结构时，该尖部可插入该电性接点或该导电凸块的另一者中，因而该导电凸块无需沾附助焊剂，故相较于悉知技术，本发明因无需使用助焊剂而能减少制程及缩减制程的时间，且不会残留助焊剂于该电子封装件上，因而不会产生粗大焊接空隙，进而能避免该导电凸块与该电性接点之间的接合失效的问题，以达到提升该电子封装件的可靠性的目的。