[发明专利]半导体装置及其制造方法

说明书

提供了一种半导体装置及其制造方法。一示例半导体装置可以包括：衬底，包括基底衬底、基底衬底上的第一半导体层以及第一半导体层上的第二半导体层；在衬底上形成的沿同一直线延伸的第一和第二鳍状结构，每一鳍状结构至少包括第二半导体层；在所述直线两侧绕第一和第二鳍状结构形成的第一隔离部；分别基于第一和第二鳍状结构在衬底上形成的第一FinFET和第二FinFET，其中，第一和第二FinFET包括在第一隔离部上形成的分别与第一和第二鳍状结构相交的第一和第二栅堆叠；以及第一和第二鳍状结构之间、与第一和第二鳍状结构相交从而将第一鳍状结构和第二鳍状结构彼此隔离的第二隔离部，其中第二隔离部与第一和第二栅堆叠中至少之一平行延伸。

技术领域

本公开一般地涉及集成电路制造领域，更具体地，涉及一种包括可以减小面积开销的隔离部的半导体装置及其制造方法。

背景技术

随着对多功能、小型化电子设备的需求日益增长，期望在晶片上集成越来越多的器件。然而，在当前器件已经小型化到逼近物理极限的情况下，越来越难以进一步缩小每器件的平均面积。此外，任何面积开销都可能导致制造成本的增加。

满足小型化趋势的方案之一是立体型器件，例如FinFET(鳍式场效应晶体管)。在FinFET中，通过在高度方向扩展，降低了在晶片表面上占用的面积。但是，相对于平面型器件如MOSFET，FinFET之间的隔离占用更多的面积，因为每一隔离需要两个伪栅。另外，形成隔离时图形化或光刻的套刻精度也会占用面积，增加制造成本。

发明内容

鉴于上述问题，本公开提出了一种半导体器件及其制造方法，以至少解决上述问题和/或至少提供下述优点。

根据本公开的一个方面，提供了一种半导体装置，包括：衬底，所述衬底包括基底衬底、设置在基底衬底上的第一半导体层以及设置在第一半导体层上的第二半导体层；在衬底上形成的沿同一直线延伸的第一鳍状结构和第二鳍状结构，第一鳍状结构和第二鳍状结构中的每一个至少包括第二半导体层；在所述直线两侧绕第一鳍状结构和第二鳍状结构形成的第一隔离部；基于第一鳍状结构在衬底上形成的第一鳍式场效应晶体管(FinFET)和基于第二鳍状结构在衬底上形成的第二FinFET，其中，第一FinFET包括在第一隔离部上形成的与第一鳍状结构相交的第一栅堆叠，第二FinFET包括在第一隔离部上形成的与第二鳍状结构相交的第二栅堆叠；以及第一鳍状结构与第二鳍状结构之间、与第一鳍状结构和第二鳍状结构相交从而将第一鳍状结构和第二鳍状结构彼此隔离的第二隔离部，其中第二隔离部与第一栅堆叠和第二栅堆叠中至少之一平行延伸。

根据实施例，第一隔离部的顶面可以在第二半导体层的顶面以下或在第二半导体层的底面以下。

根据实施例，在沿所述直线截取的纵剖面中，第二隔离部可以包括上部和下部，下部相对于上部的底端相对扩大。

根据实施例，在所述纵剖面中，第二隔离部的上部的顶端可以相对于底端相对扩大。

根据实施例，第二隔离部的下部可以相对于上部的底端形成台阶部，该台阶部与第二半导体层的底面共面。

根据实施例，第二隔离部可以从上向下穿过第二半导体层，其中，第二隔离部位于第一鳍状结构正下方的部分的顶面与第二半导体层的底面相接，且第二隔离部位于第二鳍状结构正下方的部分的顶面与第二半导体层的底面相接。

根据实施例，在所述直线的延伸方向上，第二隔离部位于第一鳍状结构正下方的部分可以延伸至第一FinFET的源/漏区的位置，且第二隔离部位于第二鳍状结构正下方的部分可以延伸至第二FinFET的源/漏区的位置。

根据实施例，半导体装置还可以包括：在第一鳍状结构中第二半导体层下方沿第一鳍状结构延伸的第三隔离部和/或在第二鳍状结构中第二半导体层下方沿第二鳍状结构延伸的第四隔离部。