[发明专利]一种8路并行2Gsps数字混频器有效
申请号: | 201811097386.7 | 申请日: | 2018-09-20 |
公开(公告)号: | CN109245729B | 公开(公告)日: | 2021-01-26 |
发明(设计)人: | 叶辉;傅晓宇 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H03D7/16 | 分类号: | H03D7/16 |
代理公司: | 成都虹盛汇泉专利代理有限公司 51268 | 代理人: | 王伟 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 并行 gsps 数字 混频器 | ||
1.一种8路并行2Gsps数字混频器,其特征在于,包括:串并转化模块、第一级频域混频模块以及第二级频域混频模块;所述串并转化模块将串行输入的待混频信号转化为8路并行信号,每一路信号依次经第一级频域混频模块、第二级频域混频模块,然后输出每一路混频结果;
第一级混频模块中每一路信号与DDFS产生的本振信号进行250MHz以内的频域混频;
第二级频域混频模块中每一路从第一级频域混频模块输出的信号进行系统时钟整数倍的频域混频;
系统时钟为250MHz;
所述DDFS产生的本振信号频率为-125MHz~125MHz;
DDFS包括:相位累加器、正余弦信号查找表单元、相位抖动单元以及幅度抖动单元;正余弦查找表单元根据相位累加器输出的结果确定相位在范围内的正余弦信号,其余相位信号通过折叠对称得到,具体过程为:通过相位累加器输出的结果确定最高有效位以及查找LUT的地址LUT addr,继而范围的信号则通过最高有效位与LUT addr一起从相位处得到;相位抖动单元的输出与相位累加器的输出相加,并将相加的结果做舍位截入,作为正余弦查找表单元的输入;幅度抖动单元的输出与正余弦查找表的输出相加,并将其结果做舍位截入得到DDFS的输出信号。
2.根据权利要求1所述的一种8路并行2Gsps数字混频器,其特征在于,DDFS包括PRBS。
3.根据权利要求2所述的一种8路并行2Gsps数字混频器,其特征在于,所述PRBS通过多项式D52+D3+1生成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811097386.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种双耦合双混频中频信号功率反馈电路
- 下一篇:开关功率放大器和数字发射机