[发明专利]一种8路并行2Gsps数字混频器

说明书

本发明公开一种8路并行2Gsps数字混频器，应用于数字通信领域，本发明通过将DDFS产生的250MHz以内本振信号和系统时钟整250MHz整数倍本振信号经过两级变频，使得混频范围扩展到‑1GHz～1GHz；同时本发明的DDFS模块的SFDR(无杂散动态范围)大于89dBc，频率解析度可精细到0.063Hz；采用8路并行设计使得整个数字混频器吞吐率高达2Gsps。

技术领域

本发明属于数字通信领域，特别涉及一种数字混频器技术。

背景技术

无线通信系统中，发射端通常将基带信号调制在一个载波信号上发射出去，信号调制的具体实现就是将基带信号与载波相乘。在接收端，为了将信号的频谱搬回到零中频，通常也需要将接收信号与一个本地载波相乘。因此，在发射和接收信号的时候都存在混频的过程。

DDFS(Direct Digital Frequency Synthesizer，直接数字频率合成)是基于相位累加器的DDS改进模型，从“相位”的概念出发，进行频率合成，不但可利用晶体振荡的高频率稳定度、高准确度，且频率改变方便，转换速度快，便于产生任意波形等，因此，DDFS技术是目前高精密度信号源的核心技术。

数字混频器是数字通讯中调制解调单元必不可少的部分，同时也是各种数字频率合成器和数字信号发生器的核心。随着数字通信技术的发展，对传送数据的精度和速率要求越来越高，如何得到可数字的高精度的高频载波信号是实现高速数字通信系统必须解决的问题。

发明内容

为解决上述技术问题，本发明提出一种8路并行2Gsps数字混频器，采用8路并行两级变频的方式将混频范围提高到-1GHz～1GHz，实现高达2Gsps吞吐率的高速混频。

本发明采用的技术方案为：一种8路并行2Gsps数字混频器，包括：串并转化模块、第一级频域混频模块以及第二级频域混频模块；所述串并转化模块将串行输入的待混频信号转化为8路并行信号，每一路信号依次经第一级频域混频模块、第二级频域混频模块，然后输出每一路混频结果；

第一级混频模块中每一路信号与DDFS产生的本振信号进行250MHz以内的频域混频；

第二级频域混频模块中每一路从第一级频域混频模块输出的信号进行系统时钟整数倍的频域混频。

进一步地，系统时钟为250MHz。

进一步地，所述DDFS产生的本振信号频率为-125MHz～125MHz。

进一步地，DDFS包括PRBS。

更进一步地，所述PRBS通过多项式D⁵²+D³+1生成。

进一步地，DDFS还包括：相位累加器、正余弦信号查找表单元、相位抖动单元以及幅度抖动单元；正余弦查找表单元根据相位累加器输出的结果确定相位在范围内的正余弦信号；相位抖动单元的输出与相位累加器的输出相加，并将相加的结果做舍位截入，作为正余弦查找表单元的输入；幅度抖动单元的输出与正余弦查找表的输出相加，并将其结果做舍位截入得到DDFS的输出信号。

本发明的有益效果：本发明的8路并行2Gsps数字混频器，通过将DDFS产生的250MHz以内本振信号和系统时钟整250MHz整数倍本振信号经过两级变频，使得混频范围扩展到-1GHz～1GHz；同时本发明的DDFS模块的SFDR(无杂散动态范围)大于89dBc，频率解析度可精细到0.063Hz；采用8路并行设计使得整个数字混频器吞吐率高达2Gsps，实现了高速的混频功能。

附图说明

图1为本发的8路并行混频框图；

图2为本发明实施例提供的DDFS模块框图；

图3为本发明实施例提供的PRBS的示意框图；