[发明专利]半导体器件

说明书

一种半导体器件，包括具有主表面的半导体基板、以及被设置在半导体基板的主表面上的元件形成区和外周耐压区二者。元件形成区包括用于形成电力元件的单元区以及用于形成至少一个电路元件的电路元件区。电路元件区被插入在外周耐压区和单元区之间。外周耐压区包括与元件形成区邻接的边界区。在所述边界区中，设置有一个或多个耐压区。所述一个或多个耐压区中的至少一个具有比所述单元区和所述电路元件区二者的耐压都低的耐压。

技术领域

本发明涉及包括元件形成区和耐压区的半导体器件。

背景技术

已知存在采用诸如IGBT(绝缘栅双极型晶体管)的电力元件(或电力电子元件)并且其中出于改善浪涌承受力(resistance)的目的耐压区被设置在电力元件单元区的外周侧的半导体器件。

例如，日本专利No.JP3664129B2公开了一种半导体器件，其具有为p型的第一半导体区以及被设置在n^-型半导体层的表面区中的耐压区二者。第一半导体区是用于形成半导体元件的区域。耐压区包括为p⁺型的第二半导体区；第二半导体区形成在第一半导体区的外周侧并且与第一半导体区间隔开。在耐压区中，在n^-型半导体层和p⁺型第二半导体区之间形成p-n结。该p-n结处的杂质梯度大于n^-型半导体层和p型第一半导体区之间的p-n结处的杂质梯度。因此，当施加浪涌时，形成在耐压区之间的p-n结首先被击穿，从而防止了电力元件单元的击穿。

应注意的是，在这之后使用的术语“表面区”表示包括表面以及表面内侧附近的区域。

另一方面，在诸如汽车和工业应用的各种应用中存在减小尺寸以及改善半导体器件性能的增长需求。例如，已经研究形成控制和/或保护电力元件单元的电路，该电路与电力元件单元位于相同的半导体基板上。这些电路由多个电路块构成；每个电路块采用各种类型的电路元件(例如，电阻器和晶体管)。因此，与均匀布置具有相同结构的电力元件单元的电力元件单元区不一样，电路元件区是复杂的各种元件结构的组合。

然而，当电力元件单元和电路元件被布置在相同的半导体基板上时存在以下问题。例如，构造垂直电力元件，使得在对半导体基板的主表面侧上设置的栅电极施加电压时，电流在主表面侧上设置的低电势电极和半导体基板的背表面侧上设置的高电势电极之间流动。也就是说，高电势电极被形成在半导体基板的整个背表面上并且在垂直方向上与电路元件区相对；因此，高电势电极易于对电路元件区导致电气干扰。另外，由于元件的上述结构特征，可能在电路元件之间形成无意寄生结构，或者在电力元件单元与电路元件之间的边界处，电力元件单元可能与电路元件发生电气干扰。

因此，当施加例如由于静电放电导致的高速且高压浪涌时，大量的浪涌电流可能流至电路元件，因为电力元件单元和电路元件之间的阻抗的不平衡。另外，由于在电路元件区中布置各种电路元件，例如电阻元件、MOSFET(金属氧化物半导体场效应晶体管)、电容元件、二极管以及双极型晶体管，在电路元件区中流动的浪涌电流中可能发生偏置。因此，当局部集中的浪涌电流超过电力元件单元或电路元件的额定浪涌电流时，可能发生闩锁现象，使得难以确保半导体器件的浪涌承受力。

发明内容