[发明专利]双极性接面型晶体管、其形成方法以及相关的集成电路

说明书

在一些实施例中，提供一种双极性接面型晶体管(BJT)。此双极性接面型晶体管可包括被配置在一半导体基板内的集极区。被配置在半导体基板内，并且被布置在集极区内的基极区。被配置在半导体基板内，并且被布置在基极区内的射极区。被配置在半导体基板的上表面上，并且将半导体基板的上表面与最下方的一金属内部互连层分隔开的金属前介电层。被布置在射极区上以及金属前介电层内的多个第一凹陷防止柱状物，其中每一个第一凹陷防止柱状物包括导电且电性浮接的冗余栅极。

技术领域

本公开涉及一种双极性接面型晶体管，特别是具有凹陷防止柱状物和环形凹陷防止结构的双极性接面型晶体管。

背景技术

双极性接面型晶体管(BJT)通常用于高频应用的数字和模拟集成电路(IC)装置。双极性接面型晶体管包括共享阴极区或阳极区的两个P-N接面，其称为基极。基极分隔开具有相同导电类型的两个区域，称为射极和集极，其与基极的导电类型相反。根据导电类型，双极性接面型晶体管可以是NPN类型或PNP类型。由于双极性接面型晶体管的结构，双极性接面型晶体管通常占有电路的一大部分。

发明内容

本公开提供一种双极性接面型晶体管，包括一集极区，设置在一半导体基板内；一基极区，设置在半导体基板内，并且位在集极区内；一射极区，设置在半导体基板内，并且位在基极区内；一介电层，设置在半导体基板的上表面上，并且将半导体基板的上表面与最下方的一金属内部互连层分隔开；以及多个第一柱状物结构，设置在射极区上以及介电层内。

本公开提供一种双极性接面型晶体管的形成方法，包括：在一半导体基板中形成一集极区；在半导体基板中形成一基极区，并且基极区设置在集极区内；在半导体基板中形成一射极区，并且射极区设置在基极区内；在半导体基板的上表面上形成一金属前介电层；在射极区上形成多个冗余栅极，并且冗余栅极是位在金属前介电层内；在射极区上形成环形结构，并且环形结构是位在金属前介电层内，其中环形结构围绕冗余栅极；使冗余栅极和环形结构与一过渡金属反应，从而形成多个凹陷防止柱状物和一环形凹陷防止结构；以及对金属前介电层执行一化学机械研磨(CMP)工艺。

本公开提供一种集成电路，包括一第一集成电路区。第一集成电路区包括一射极区，设置在一半导体基板内；一环形的基极区，设置在半导体基板内，并且横向地围绕射极区；一环形的射极区，设置在半导体基板内，并且横向地围绕环形的基极区；一金属前介电层，设置在半导体基板的上表面上，并且将半导体基板的上表面与最下方的一金属内部互连层分隔开；以及多个凹陷防止柱状物，设置在射极区上，并且在金属前介电层内，其中凹陷防止柱状物的每一者包括导电且电性浮接的冗余栅极；集成电路还包括一第二集成电路区；第二集成电路区包括一半导体装置，具有设置在半导体基板内的一对源极/漏极区，其中一对源极/漏极区是分隔开的；以及一栅极堆叠，设置在半导体基板上，并且位在对源极/漏极区之间，其中栅极堆叠包括将一栅极电极与半导体基板分隔开的一第一栅极氧化物层。

附图说明

本公开的观点从后续实施例以及附图可以更佳理解。须知示意图为范例，并且不同特征并无示意于此。不同特征的尺寸可能任意增加或减少以清楚论述。

图1为根据一些实施例的具有多个凹陷防止柱状物的双极性接面型晶体管的俯视图。

图2为根据一些实施例的包括具有多个凹陷防止柱状物的双极性接面型晶体管的集成电路的剖面图。

图3为根据一些实施例的包括具有多个凹陷防止柱状物的双极性接面型晶体管的集成电路的剖面图。

图4至图15为包括具有多个凹陷防止柱状物的双极性接面型晶体管的集成电路的形成方法的剖面图。

图16A和图16B为根据一些实施例的包括具有多个凹陷防止柱状物的双极性接面型晶体管的集成电路的形成方法的流程图。

附图标记列表

100～双极性接面型晶体管

102～半导体基板