[发明专利]半导体器件及其制备方法

权利要求书

1.一种半导体器件，其特征在于，包括：

半导体衬底，所述半导体衬底具有沿第一方向延伸的隔离沟槽和沿第二方向延伸的第二沟槽，所述第二沟槽在第一方向上排列的两侧各设置有至少一个U型鳍片，各所述U型鳍片在所述第二沟槽在第一方向上的两侧交错排布，各所述U型鳍片具有沿第二方向延伸的水平鳍片部以及竖直设置在所述水平鳍片部的两端上的竖直鳍片部，所述水平鳍片部中形成有第二源/漏区，所述竖直鳍片部的顶端部中分别形成有第一源/漏区；所述U型鳍片的两个所述竖直鳍片部之间界定出沿第一方向延伸的第一沟槽，所述第一沟槽、隔离沟槽分别和所述第二沟槽在所述第二沟槽的侧壁上连通；以及，

栅极，环绕在所述竖直鳍片部的侧壁上。

2.如权利要求1所述的半导体器件，其特征在于，所述半导体衬底中还具有与所述第二源/漏区的导电类型相反的隔离区，所述隔离区沿所述第二方向延伸至整个所述U型鳍片底部且所述隔离区在所述第一沟槽底部延伸的部分位于所述第二源/漏区的下方，所述隔离区在所述第一沟槽两侧延伸的部分与所述第二源/漏区在高度上至少部分空间重叠。

3.如权利要求1所述的半导体器件，其特征在于，还包括栅介质层和栅极隔离层，所述栅介质层位于所述栅极和所述U型鳍片之间，所述栅极隔离层填满所述栅极上方的第一沟槽和所述隔离沟槽，以将所述栅极掩埋在内。

4.如权利要求1所述的半导体器件，其特征在于，还包括埋入式导线，掩埋在所述第二沟槽中并沿着第二方向延伸，所述埋入式导线和所述第二沟槽一侧的U型鳍片中的第二源/漏区电连接。

5.如权利要求4所述的半导体器件，其特征在于，所述的半导体器件还包括导电接触结构，形成在所述第二沟槽中，并设置在所述埋入式导线和相应的所述第二源/漏区之间，所述导电接触结构的一侧壁与所述第二源/漏区的侧壁表面接触，所述导电接触结构的另一侧壁与所述埋入式导线的侧壁表面接触，所述导电接触结构的底表面与所述第二沟槽底部的半导体衬底表面绝缘隔离。

6.如权利要求4或5所述的半导体器件，其特征在于，还包括第一介质层，所述第一介质层填充在所述第二沟槽的底部以及所述隔离沟槽的底部上，所述埋入式导线位于所述第一介质层填充于所述第二沟槽的部分上。

7.如权利要求6所述的半导体器件，其特征在于，还包括第二介质层，所述第二介质层填充在所述第一介质层上方的所述第二沟槽、所述第一沟槽和所述隔离沟槽中，以将所述埋入式导线掩埋在内，且使得所述栅极分别和所述第二源/漏区、所述埋入式导线以及相邻的所述U型鳍片隔离。

8.如权利要求1至5以及7中任一项所述的半导体器件，其特征在于，所述半导体器件为存储器，包括沿所述第一方向和所述第二方向呈阵列排列的多个所述U型鳍片，其中，所述多个U型鳍片中沿所述第一方向对齐排布在同一直线上的所述竖直鳍片部上的所述栅极对齐设置并相互电性连接，以构成沿着所述第一方向延伸的字线；以及，沿所述第二方向对齐排布在同一直线上的多个所述U型鳍片中的所述第二源/漏区连接至同一所述埋入式导线，所述埋入式导线构成所述存储器的位线。

9.一种半导体器件的制备方法，其特征在于，包括以下步骤：

提供半导体衬底，并沿第一方向和第二方向分别刻蚀所述半导体衬底，以形成沿第一方向延伸的隔离沟槽、沿第二方向延伸的第二沟槽以及在所述第二沟槽两侧交错排布的U型鳍片，各所述U型鳍片具有沿第二方向延伸的水平鳍片部以及竖直设置在所述水平鳍片部的两端上的竖直鳍片部；各所述U型鳍片的两个所述竖直鳍片部之间界定出沿第一方向延伸的第一沟槽，所述第一沟槽、隔离沟槽分别和所述第二沟槽在所述第二沟槽的侧壁上连通；

形成埋入式导线于所述第二沟槽中；以及，

形成栅极环绕于所述竖直鳍片部上。