[发明专利]半导体器件及其制备方法

权利要求书

1.一种半导体器件，其特征在于，包括：

半导体衬底，所述半导体衬底具有沿第二方向延伸的第二沟槽，所述第二沟槽在第一方向上排列的两侧设置有至少一个沿第二方向延伸的U型鳍片，所述第二沟槽暴露出所述U型鳍片沿第二方向延伸的侧壁，每个所述U型鳍片中具有沿第一方向延伸的第一沟槽，所述第一沟槽底部的鳍片中形成有第二源/漏区，所述第一沟槽侧壁顶部的鳍片中形成有第一源/漏区，且所述第二沟槽两侧的所述U型鳍片交错排布，所述第二沟槽一侧的U型鳍片的第一沟槽沿着所述第一方向的端部穿过所述第二沟槽而延伸至所述第二沟槽另一侧的U型鳍片的沿第一方向延伸的外侧壁处，以使所述第一沟槽和所述第二沟槽在所述第二沟槽的侧壁上连通，并暴露出所述另一侧的U型鳍片沿所述第一方向延伸的外侧壁；

栅极线，填充在所述第一沟槽中并沿着所述第一方向延伸，所述栅极线用于控制所述第二沟槽一侧的U型鳍片中的所述第一源/漏区和所述第二源/漏区之间的电流流通。

2.如权利要求1所述的半导体器件，其特征在于，所述U型鳍片中的所述第一沟槽的深度不大于所述U型鳍片外侧壁处的所述第一沟槽的深度。

3.如权利要求2所述的半导体器件，其特征在于，所述U型鳍片底部还形成有沿所述第二方向延伸至整个所述U型鳍片底部的隔离区，且所述隔离区在所述第一沟槽底部延伸的部分位于所述U型鳍片用于形成第二源/漏区的区域的下方，所述隔离区在所述第一沟槽两侧延伸的部分与所述U型鳍片用于第二源/漏区的区域在高度上至少部分空间重叠。

4.如权利要求1所述的半导体器件，其特征在于，还包括栅介质层和栅极隔离层，所述栅介质层位于所述栅极线和所述第二源漏区上方的第一沟槽的内表面之间，所述栅极隔离层填满所述栅极线上方的第一沟槽，以将所述栅极线掩埋在内。

5.如权利要求1所述的半导体器件，其特征在于，还包括埋入式导线，所述埋入式导线掩埋在所述第二沟槽中并沿着第二方向延伸，所述埋入式导线和所述第二沟槽一侧的U型鳍片中的第二源/漏区电连接。

6.如权利要求5所述的半导体器件，其特征在于，还包括第一介质层，所述第一介质层填充在所述第二沟槽的底部上，所述埋入式导线位于所述第一介质层上。

7.如权利要求5所述的半导体器件，其特征在于，还包括第二介质层，所述第二介质层填充在所述埋入式导线上方的所述第二沟槽中并暴露出所述第一沟槽延伸至所述第二沟槽中的部分，以使得所述栅极线从所述第二沟槽的一侧延伸至所所述第二沟槽的另一侧并跨设在所述埋入式导线上。

8.如权利要求1至7任一所述的半导体器件，其特征在于，所述第一方向和所述第二方向垂直。

9.一种半导体器件的制备方法，其特征在于，包括以下步骤：

提供半导体衬底，并沿第一方向和第二方向分别刻蚀所述半导体衬底，以形成沿第二方向延伸的第二沟槽以及在所述第二沟槽两侧交错排布的U型鳍片，所述第二沟槽暴露出两侧的所述U型鳍片沿第二方向延伸的侧壁，所述U型鳍片沿所述第二方向延伸并具有沿第一方向延伸的第一沟槽，且所述第二沟槽一侧的U型鳍片的第一沟槽沿着所述第一方向的端部穿过所述第二沟槽而延伸至所述第二沟槽另一侧的U型鳍片的沿第一方向延伸的外侧壁处，以使所述第一沟槽和所述第二沟槽在所述第二沟槽的侧壁上连通，并暴露出所述另一侧的U型鳍片沿所述第一方向延伸的外侧壁；

形成埋入式导线于所述第二沟槽中，所述埋入式导线沿着第二方向延伸，并与所述第二沟槽一侧的U型鳍片的位于所述第一沟槽底部的部分电连接；以及，

形成栅极线于所述第一沟槽中。

10.如权利要求9所述的半导体器件的制备方法，其特征在于，在形成所述埋入式导线之前或之后，形成第二源/漏区于所述第一沟槽底部的所述U型鳍片中，并同时经同一道离子注入工艺形成第一源/漏区于所述第一沟槽侧壁顶部的的所述U型鳍片中，形成的所述埋入式导线与所述第二源/漏区电连接。