[发明专利]一种缓解SET效应的VCO环振电路

权利要求书

1.一种缓解SET效应的VCO环振电路，其特征在于该环振电路为双环振结构，包括第一环振和第二环振，第一环振和第二环振中任一节点的输入均分别来自于第一环振和第二环振，当由于SET效应导致第一环振或第二环振中的任一节点输入电压发生跳变时，由另一个环振所提供的对应节点的输入电压保持正常；

该环振电路包括12个环振单元，其中第1环振单元～第6环振单元组成了第一环振，第7环振单元～第12环振单元组成了第二环振，每个环振单元有两对差分输入端口和一对差分输出端口，每一级环振单元的输出作为下一级环振单元的输入。

2.根据权利要求1所述的一种缓解SET效应的VCO环振电路，其特征在于：每一级环振单元的输出为下一级环振单元的输入，具体为：

第1环振单元的输出作为第2环振单元的一个输入，第2环振单元的输出作为第3环振单元的一个输入，以此类推，第5环振单元的输出作为第6环振单元的一个输入；第6环振单元的输出返回到第1环振单元，作为第1环振单元的一个输入；

第7环振单元的输出作为第8环振单元的一个输入，第8环振单元的输出作为第9环振单元的一个输入，以此类推，第11环振单元的输出作为第12环振单元的一个输入；第12环振单元的输出返回到第7环振单元，作为第7环振单元的一个输入。

3.根据权利要求1所述的一种缓解SET效应的VCO环振电路，其特征在于：每一个环振单元均有2组输入差分信号，其中1组来自第一环振，另一组来自第二环振。

4.根据权利要求3所述的一种缓解SET效应的VCO环振电路，其特征在于：对于第一环振，第i环振单元的输入来自第i-1环振单元的输出和第i+5环振单元的输出，i＝2,3,4,5,6；第1环振单元的输入来自第6环振单元的输出和第12环振单元的输出。

5.根据权利要求3所述的一种缓解SET效应的VCO环振电路，其特征在于：对于第二环振，第j环振单元的输入来自第j-1环振单元的输出和第j-7环振单元的输出，j＝8,9,10,11,12；第7环振单元的输入来自第6环振单元的输出和第12环振单元的输出。

6.根据权利要求1～5中任一项所述的一种缓解SET效应的VCO环振电路，其特征在于：环振单元的结构相同，均包括：P型MOS管MP1～MP8、N型MOS管MN1～MN6，其中MP1～MP8的源级连接VDD，MP1与MP4的栅极连接输入信号Vc1,MP5与MP8的栅极连接输入信号Vc2，MP2的栅极与其漏级短接并连接至MN1的漏极，该节点引出输出信号Vout-，MP3的栅极与其漏级短接后再与MP1的漏极、MN2的漏极连接在一起，该节点引出输出信号Vout+；

MP6的栅极与其漏级短接并与MP5的漏极、MN3的漏极连接在一起，该节点引出输出信号Vout-，MP7的栅极与其漏级短接并与MP8的漏极、MN4的漏极连接在一起，该节点引出输出信号Vout+；

MN1的源级与MN2的源级相连并接至MN5的漏极，MN1的栅极连接输入信号Vin+，MN2的栅极连接输入信号Vin-，MN5的栅极连接输入信号Vb，MN5的源级连接GND；MN3的源级与MN4的源级相连并接至MN6的漏极，MN3的栅极连接输入信号Vin+，MN4的栅极连接输入信号Vin-，MN6的栅极连接输入信号Vb，MN6的源级连接GND。

7.根据权利要求6所述的一种缓解SET效应的VCO环振电路，其特征在于：MN1的漏极引出的输出信号与MN3的漏极引出的输出信号合并输出，形成输出信号Vout-。

8.根据权利要求6所述的一种缓解SET效应的VCO环振电路，其特征在于：MN2的漏极引出的输出信号与MN4的漏极引出的输出信号合并输出，形成输出信号Vout+。

9.一种抗辐射PLL环路，其特征在于：该抗辐射PLL环路中采用如权利要求1～5中任一项所述的缓解SET效应的VCO环振电路。