[发明专利]半导体结构，半导体结构制备方法及其用途

说明书

本发明提供一种半导体结构，半导体结构制备方法及其用途，所述制备方法包括，提供一衬底，所述衬底中嵌有至少一个第一金属结构；所述第一金属结构顶面与所述衬底顶面处于同一平面；于所述衬底上形成一层间介质层；于所述层间介质层中形成至少一个沟槽，所述沟槽显露出所述第一金属结构顶面；于所述沟槽侧壁形成一扩散阻挡层；以及于形成有所述扩散阻挡层的所述沟槽中形成第二金属结构，所述第二金属结构与所述第一金属结构直接接合以实现电连接。利用本发明，通过去除底部的扩散阻挡层，不仅降低互连接触电阻，减少RC延迟，而且还能保护层间介质层，提高通孔填充质量，另外还能采用绝缘材料作为扩散阻挡层，提高器件的电性能稳定性和可靠性。

技术领域

本发明涉及半导体制造领域，特别是涉及半导体结构，半导体结构制备方法及其用途。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸越来越小，互连电阻成为了影响半导体器件电性能及可靠性的重要因素之一。后段互连电阻电容(Resistance Capacitor，简称RC)延迟出现显著增加的趋势，影响半导体器件的性能。为了减少RC延迟，一方面金属导线由原来的金属铝互连线发展成金属铜互连线来减少导线电阻R，另一方面层间介质材料使用介电常数k较低的Low-k材料来减少寄生电容C，例如，现有后段工艺常用金属Cu互连线搭配Low-K材料层间介质。

常用的铜干法刻蚀形成的副产物不易挥发，而引入大马士革工艺来制备金属铜互连线，其基本流程是先蚀刻出通孔或沟槽，然后填充阻挡层、铜籽晶层、电镀铜、CMP，从而避免了铜刻蚀问题。后来又发展出双大马士革工艺，是在介电层内形成通孔和沟槽，然后同样需要填充阻挡层、铜籽晶层、电镀铜、CMP。

铜极易向介质材料扩散，引起器件性能下降甚至失效，因此在电镀铜之前必须先制备铜的扩散阻挡层。目前常用的扩散阻挡层材料电阻率远大于铜，增大了互连电阻，影响半导体器件的电性能及其可靠性，而且根据电阻公式R＝ρL/S(ρ为扩散阻挡层材料的电阻率，L为扩散阻挡层材料的厚度)可知，扩散阻挡层越厚电阻值越大，对半导体器件的电性能及其可靠性影响越大。另外，理论上扩散阻挡层越薄，其阻值越小。但填充的扩散阻挡层越薄，存在下面问题：①局部填充不均匀导致阻挡效果不好，②扩散阻挡层内部及Cu接触界面附近缺陷较多导致其电阻率急剧升高。

另外，目前采用Ar离子刻蚀来减薄阻挡层，以减小电阻。但高能Ar轰击时对材料选择性较低，容易造成①扩散阻挡层侧壁、台阶(双大马士革结构)处易产生局部缺陷(轰击及溅射作用)，导致的Cu扩散，降低了器件稳定性；②对机械性能较差的Low-k层间介质层材料的损伤，甚至应力变形，影响后续Cu填充，影响器件的电性能稳定性和可靠性。

因此，寻找一种能降低半导体结构中金属互连接触电阻的半导体结构，半导体结构制备方法，成为本领域技术人员亟需解决的一个重要技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构，半导体结构制备方法及其用途，用于解决现有技术中金属互连结构接触电阻大而导致的半导体器件电性稳定性和可靠性差的问题。

为实现上述目的及其它相关目的，本发明提供一种半导体结构制备方法，包括：

提供一衬底，所述衬底中嵌有至少一个第一金属结构；所述第一金属结构顶面与所述衬底顶面处于同一平面；

于所述衬底上形成一层间介质层；

于所述层间介质层中形成至少一个沟槽，所述沟槽显露出所述第一金属结构顶面；

于所述沟槽侧壁形成一扩散阻挡层；以及

于侧壁形成有所述扩散阻挡层的所述沟槽中形成第二金属结构，所述第二金属结构与所述第一金属结构直接接合以实现电连接接合。

作为对本发明上述半导体结构制备方法的改进，于所述沟槽侧壁形成所述扩散阻挡层的步骤包括：