[发明专利]封装装置，半导体装置和封装装置的制造方法

说明书

一种封装装置包含电路层、至少一个导电区段、封装体和重布层。所述导电区段设于所述电路层上且具有第一表面和第二表面。所述封装体密封所述导电区段的至少一部分且具有第一上表面。所述导电区段的所述第一表面的第一部分和所述第二表面的至少一部分设于所述封装体的所述第一上表面上方。所述重布层设于所述封装体、所述导电区段的所述第一表面的所述第一部分和所述导电区段的所述第二表面上。

技术领域

本揭露涉及一种封装装置(package device)和制造方法，且涉及一种封装装置，其包含设于导电区段(conductive segment)的一部分上的重布层(redistributionlayer,RDL)，和所述封装装置的制造方法。

背景技术

在一些半导体封装中，互连组件(interconnection component)(例如，支柱(pillar)或电线(wire))会在其制造过程中被封装化合物(molding compound)密封(encasulate)(例如，完全密封)。因此，可使用研磨制程使此互连组件从封装体中暴露。所述研磨制程中可去除封装化合物的一部分和互连组件的一部分，使得互连组件的上表面暴露。接着，可连接RDL到互连组件的上表面。然而，此研磨制程可能较为昂贵或耗时。

发明内容

在一些实施例中，封装装置包含电路层(circuit layer)、至少一个导电区段、封装体(encapsulant)和重布层。所述导电区段设于所述电路层上，且具有第一表面和第二表面。所述封装体密封所述导电区段的至少一部分且具有第一上表面。所述导电区段的所述第一表面的第一部分和所述第二表面的至少一部分设于所述封装体的所述第一上表面上方。所述重布层设于所述封装体、所述导电区段的所述第一表面的所述第一部分和所述导电区段的所述第二表面上。

在一些实施例中，半导体装置包含电路层、逻辑组件(logic component)、封装体、重布层、第一导电区段和第二导电区段。逻辑组件设于电路层上。封装体密封所述逻辑组件。重布层设于封装体上。第一导电区段连接电路层和重布层。第二导电区段连接逻辑组件和重布层。第一导电区段和第二导电区段由单个接合线(single bonding wire)所形成。

在一些实施例中，封装装置的制造方法包含(a)形成接合线，其具有两个第一表面，且包含所述两个第一表面之间的连接区段(connecting segment)；(b)提供封装体以密封接合线且暴露接合线的连接区段的一部分；(c)去除接合线的连接区段，以将接合线分离成两个区段且形成所述区段中的每一个的第二表面；以及(d)去除封装体的一部分以暴露所述区段中的每一个的第一表面的第一部分。

附图说明

当结合附图阅读时，从以下具体实施方式易于理解本揭露的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。

图1说明根据本揭露的一些实施例的封装装置的实例的截面图。

图2说明图1中展示的区域1A的放大视图。

图3说明沿着图2中展示的线1B-1B的截面图。

图4说明根据本揭露的一些实施例的封装装置的实例的截面图。

图5说明图4中所展示的区域4A的放大视图。

图6说明沿着图5中所展示的线4B-4B的截面图。

图7说明根据本揭露的一些实施例的封装装置的实例的截面图。

图8说明图7中所展示的区域7A的放大视图。

图9说明沿着图8中所展示的线7B-7B的截面图。

图10说明根据本揭露的一些实施例的封装装置的实例的截面图。