[发明专利]使用内部存储器设备代码的存储器控制器错误校验过程

权利要求书

1.一种装置，包括：

用来从存储器设备接收数据的存储器控制器，该存储器控制器包括错误校验逻辑电路，该错误校验逻辑电路用来从存储器设备接收错误校验代码，该错误校验代码是在存储器设备内根据该数据生成的，该错误校验逻辑电路包括用来根据从存储器设备接收到的数据来生成错误校验代码的第二版本并且将所接收到的错误校验代码与错误校验代码的第二版本相比较以了解从存储器控制器接收的该数据是否被损坏的电路。

2.根据权利要求1所述的装置，其中该存储器设备被部署在x4 DIMM上。

3.根据权利要求1所述的装置，其中该存储器设备被部署在x8 DIMM上。

4.根据权利要求1所述的装置，其中该错误校验代码是SEC代码。

5.根据权利要求1所述的装置，其中该数据是在多个数据读取突发中接收的。

6.根据权利要求1所述的装置，其中该错误校验逻辑电路进一步包括ECC代码生成电路，其用来根据从存储器设备接收的数据以及从与存储器设备相同的DIMM上的其他存储器设备接收的数据的其他成分来生成ECC代码。

7.根据权利要求6所述的装置，其中存储器控制器响应于ECC代码以及从对于该数据的DIMM以及数据的不匹配的其他成分读取的对应ECC代码来接收错误校验代码。

8.根据权利要求7所述的装置，其中如果对于每个存储器设备的错误校验代码的对应第二版本与从存储器设备以及其他存储器设备接收的每个对应错误校验代码匹配，则错误校验逻辑电路将为第一个存储器设备定制的第一置乱的逆应用于为被损坏的接收到的数据的第二个存储器设备定制的第二置乱。

9.根据权利要求6所述的装置，其中该错误校验逻辑电路用来通过将不同的数据置乱应用于存储器设备和其他存储器设备的相应数据来实施ECC代码。

10.根据权利要求1所述的装置，其中该错误校验逻辑电路用来在不能使用错误校验代码纠正被损坏的数据的情况下应用BIST序列。

11.一种计算系统，包括：

多个处理核：

包括DIMM的主存储器；

耦合至DIMM的存储器控制器，该存储器控制器用来从存储器设备接收数据，该存储器控制器包括错误校验逻辑电路，该错误校验逻辑电路用来从存储器设备接收错误校验代码，该错误校验代码是在存储器设备内根据该数据生成的，该错误校验逻辑电路包括用来根据从存储器设备接收到的数据来生成错误校验代码的第二版本并且将所接收到的错误校验代码与错误校验代码的第二版本相比较以了解从存储器控制器接收的该数据是否被损坏的电路。

12.根据权利要求1所述的计算系统，其中该存储器设备被部署在x4 DIMM上。

13.根据权利要求1所述的计算系统，其中该存储器设备被部署在x8 DIMM上。

14.根据权利要求1所述的计算系统，其中该错误校验代码是SEC代码。

15.根据权利要求1所述的计算系统，其中该数据是在多个读取数据读取突发中接收的。

16.根据权利要求1所述的计算系统，其中该错误校验逻辑电路进一步包括ECC代码生成电路，其用来根据从存储器设备接收的数据以及从与存储器设备相同的DIMM上的其他存储器设备接收的数据的其他成分来生成ECC代码。