[发明专利]包括监控电路的半导体器件

权利要求书

1.一种半导体器件，包括：

多个延迟单元，其彼此串联耦接，每个延迟单元包括彼此串联耦接的上拉晶体管和下拉晶体管；

监控控制单元，其适用于基于使能信号来控制由所述多个延迟单元产生的监控信号以执行监控操作；

计数块，其适用于基于计数使能信号来对所述监控信号的切换次数进行计数，以输出为计数信号；以及

耦接块，其布置在所述延迟单元的每个输入端子与所述上拉晶体管或所述下拉晶体管的栅极之间，所述耦接块包括传输门，并且适用于通过基于所述使能信号来控制所述传输门的导通状态而调节导通电平。

2.根据权利要求1所述的半导体器件，其中，与当所述使能信号被激活时相比，当所述使能信号被去激活时，所述耦接块进一步增大所述上拉晶体管的驱动力或所述下拉晶体管的驱动力。

3.根据权利要求1所述的半导体器件，其中，与当所述使能信号被激活时相比，当所述使能信号被去激活时，所述传输门被完全导通。

4.根据权利要求1所述的半导体器件，其中，所述耦接块包括：

第一PMOS晶体管，其耦接在所述延迟单元的每个输入端子与所述上拉晶体管的所述栅极之间，并且通过栅极来接收接地电压；以及

第一NMOS晶体管，其耦接在所述延迟单元的每个输入端子与所述上拉晶体管的所述栅极之间，并且通过栅极来接收所述使能信号的反相信号。

5.根据权利要求1所述的半导体器件，其中，所述耦接块包括：

第二NMOS晶体管，其耦接在所述延迟单元的每个输入端子与所述下拉晶体管的所述栅极之间，所述第二NMOS晶体管通过栅极来接收电源电压；以及

第二PMOS晶体管，其耦接在所述延迟单元的每个输入端子与所述下拉晶体管的所述栅极之间，所述第二PMOS晶体管通过栅极来接收所述使能信号。

6.根据权利要求1所述的半导体器件，其中，当所述使能信号被激活时，所述监控控制单元将所述延迟单元之中设置在最后端子处的延迟单元的输出反相，并且将被反相的信号提供给设置在第一端子处的延迟单元的输入端子。

7.一种半导体器件，包括：

第一监控块，其包括多个第一延迟单元，所述多个第一延迟单元彼此串联耦接，每个第一延迟单元包括彼此串联耦接的第一上拉晶体管和第一下拉晶体管，并且适用于通过基于第一使能信号来控制由所述多个第一延迟单元产生的第一监控信号而执行监控操作；

第二监控块，其包括多个第二延迟单元，所述多个第二延迟单元彼此串联耦接，每个第二延迟单元包括彼此串联耦接的第二上拉晶体管和第二下拉晶体管，并且适用于通过基于第二使能信号来控制由所述多个第二延迟单元的第二监控信号而执行监控操作；

计数块，其适用于基于计数使能信号来对所述第一监控信号或所述第二监控信号的切换次数进行计数，以输出为计数信号；

第一耦接块，其布置在所述第一延迟单元的每个输入端子与所述第一上拉晶体管的栅极之间，并且适用于通过基于所述第一使能信号来控制传输门的导通状态而调节导通电平；以及

第二耦接块，其布置在所述第二延迟单元的每个输入端子与所述第二下拉晶体管的栅极之间，并且适用于通过基于所述第二使能信号来控制传输门的导通状态而调节导通电平。

8.根据权利要求7所述的半导体器件，其中，与当所述第一使能信号被激活时相比，当所述第一使能信号被去激活时，所述第一耦接块进一步增大所述第一上拉晶体管的驱动力。

9.根据权利要求7所述的半导体器件，其中，与当所述第一使能信号被激活时相比，当所述第一使能信号被去激活时，所述传输门被完全导通。