[发明专利]闪存结构及其控制方法

说明书

本发明涉及一种闪存结构，包括：在衬底上形成的纳米线，沿所述纳米线的延伸方向，所述纳米线上设置有沟道区以及位于所述沟道区两侧的源端和漏端，所述源端和所述漏端分别与所述衬底中的源极区和漏极区连接；以及第一围栅结构和第二围栅结构，沿垂直于所述纳米线的延伸方向，所述第一围栅结构和所述第二围栅结构相互隔离并围合设置于所述沟道区的两侧。本申请利用闪存结构的闪存器件可以较双位和单位存储方式的闪存器件在存储容量方面得到提高。在闪存结构中，沟道区设计在衬底上的纳米线上，从而第一围栅结构和/或第二围栅结构均对沟道区具有良好静电控制能力，有利于抵御在器件尺寸缩小时遇到的短沟道效应及栅极泄漏的问题。

技术领域

本发明涉及半导体领域，特别涉及一种闪存结构及其控制方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路。其中，存储器件是数字电路中的一个重要类型。而在存储器件中，近年来闪存(Flash Memory)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

现有的闪存中，通常是采用1位存储方式(Single-Bit)或者双位存储方式(2-Bit)的结构进行存储，但是两个存储位设计的存储容量比较小，不能满足当今市场对大容量存储器的需求。并且在摩尔定律的指导下，闪存器件的尺寸越来越小，但是不能无限缩小，因为在缩小到一定程度使之达到其物理极限时，严重的短沟道效应和栅极泄漏电流将会出现。因此，现有的闪存器件的结构仍需改进。

发明内容

本发明提供了一种闪存结构，可以实现四位存储，对四个存储位中的任一个进行编程操作、擦除操作或读取操作。并抵御闪存结构尺寸缩小时遇到的短沟道效应及栅极泄漏的问题。

本发明提供了一种闪存结构，包括：

在衬底上形成的纳米线，沿所述纳米线的延伸方向，所述纳米线上设置有沟道区以及位于所述沟道区两侧的源端和漏端，所述源端和所述漏端分别与所述衬底中的源极区和漏极区连接；以及

第一围栅结构和第二围栅结构，沿垂直于所述纳米线的延伸方向，所述第一围栅结构和所述第二围栅结构相互隔离并围合设置于所述沟道区的两侧。

可选的，在所述闪存结构中，所述第一围栅结构包括沿所述纳米线的表面依次叠加的第一介质层、第一电荷存储层、第二介质层以及第一栅极层，所述第二围栅结构包括沿所述纳米线的表面依次叠加的第三介质层、第二电荷存储层、第四介质层以及第二栅极层，其中，所述第二电荷存储层的厚度大于所述第一电荷存储层的厚度，所述第一栅极层和所述第二栅极层中掺杂杂质的类型相反。

可选的，在所述闪存结构中，所述第一栅极层中包括P型掺杂杂质，所述第二栅极层中包括N型掺杂杂质。

可选的，在所述闪存结构中，所述第一电荷存储层的厚度范围为3nm～5nm，所述第二电荷存储层的厚度范围为48nm～52nm。

可选的，在所述闪存结构中，所述第一介质层和所述第三介质层的厚度范围为2nm～4nm，所述第二介质层和所述第四介质层的厚度范围为5nm～7nm，所述第一栅极层和所述第二栅极层的厚度范围为80nm～100nm。

可选的，在所述闪存结构中，所述纳米线的线径范围为4nm～6nm，长度范围为27nm～33nm。

可选的，在所述闪存结构中，所述纳米线的材质包括锗硅。

可选的，在所述闪存结构中，所述源极区和所述漏极区的材质包括锗硅或硅，并且，所述纳米线中锗的摩尔百分比浓度高于所述源极区和所述漏极区中锗的摩尔百分比浓度。

可选的，在所述闪存结构中，所述电荷存储层的材质包括氮化硅，所述源极区和所述漏极区包括N型掺杂杂质。