[发明专利]带有电磁屏蔽的双面模块

说明书

本公开涉及一种带有电磁屏蔽的双面模块，所述屏蔽双面模块包括具有接地平面的模块衬底、附接到所述模块衬底的顶表面并且由第一模制化合物包封的至少一个顶部电子部件、附接到所述模块衬底的底表面的多个第一模块触点、第二模制化合物以及屏蔽结构。所述第二模制化合物驻留在所述模块衬底的所述底表面上，并且每个第一模块触点通过所述第二模制化合物暴露。所述屏蔽结构完全覆盖所述模块的顶表面和侧表面，并且电耦合到所述模块衬底内的所述接地平面。

发明领域

本公开涉及一种双面模块及其制造方法，并且更具体地说，涉及一种带有电磁屏蔽的双面模块，以及一种用于为所述双面模块提供电磁屏蔽的方法。

背景技术

电子部件在现代社会中无处不在。电子器件行业自豪地但是例行地宣布加速时钟速度和更小的集成电路模块。虽然这些器件的益处是无数的，但是更小更快的电子器件会产生问题。具体地，高时钟速度固有地需要信号电平之间的快速转变。信号电平之间的快速转变在整个电磁谱中产生电磁发射。此类发射由联邦通信委员会(FCC)和其他监管机构监管。此外，快速固有地意味着更高的频率。频率越高意味着波长越短。较短的波长意味着较短的导电元件充当用于广播这些电磁发射的天线。这些电磁发射从源辐射并且可能撞击其他电子部件。如果在撞击电子部件时的发射的信号强度足够高，则所述发射可能干扰撞击电子部件的操作。这种现象有时称为电磁干扰(EMI)或串扰。处理EMI和串扰有时称为电磁兼容性(EMC)。诸如收发器模块等其他部件固有地具有引起EMI问题的许多辐射元件。因此，即使不具有高时钟速度的电子模块也可能需要解决EMI问题。

降低EMI的一种方法是屏蔽导致EMI或对EMI敏感的集成电路模块。通常，屏蔽件由覆盖一个电路模块的一部分的接地导电材料形成。当来自电路模块的电磁发射撞击导电材料的内表面时，电磁发射通过接地的导电材料电短路，从而减少发射。同样，当来自另一辐射元件的发射撞击导电材料的外表面时，发生类似的电短路，并且模块不会遭受来自其他模块的EMI。

然而，随着集成电路模块继续从小型化变得越来越小，创建实质上未增加模块尺寸的有效屏蔽变得更加困难。因此，需要一种大规模制造的成本较为低廉的电磁屏蔽，所述电磁屏蔽基本上不改变集成电路模块的尺寸，并且有效地处理EMI问题。

发明内容

本公开涉及一种带有电磁屏蔽的双面模块及其制造方法。所公开的屏蔽双面模块由非屏蔽模块和屏蔽结构形成。非屏蔽模块包括具有接地平面的模块衬底、至少一个顶部电子部件、第一模制化合物、多个第一模块触点以及第二模制化合物。至少一个顶部电子部件附接到模块衬底的顶表面，并且每个第一模块触点形成在模块衬底的底表面处。第一模制化合物驻留在模块衬底的顶表面上并且包封至少一个顶部电子部件，并且第二模制化合物驻留在模块衬底的底表面上。每个第一模块触点通过第二模制化合物暴露。在本文中，非屏蔽模块的顶表面是第一模制化合物的顶表面，非屏蔽模块的底表面是第二模制化合物的底表面，并且非屏蔽模块的侧表面是第一模制化合物的侧表面、模块衬底的侧表面以及第二模制化合物的侧表面的组合。屏蔽结构完全覆盖非屏蔽模块的顶表面和侧表面，并且屏蔽结构电耦合到模块衬底内的接地平面。

在屏蔽双面模块的一个实施方案中，非屏蔽模块还包括附接到模块衬底的底表面的至少一个底部电子部件。在本文中，每个第一模块触点高于至少一个底部电子部件，并且第二模制化合物包封至少一个底部电子部件。

在屏蔽双面模块的一个实施方案中，非屏蔽模块还包括形成在模块衬底的底表面处的多个第二模块触点。在本文中，每个第二模块触点高于至少一个底部电子部件。每个第二模块触点通过第二模制化合物暴露。每个第一模块触点电耦合到接地平面并且与第二模块触点电隔离。

在屏蔽双面模块的一个实施方案中，非屏蔽模块的底表面未由屏蔽结构覆盖。

在屏蔽双面模块的一个实施方案中，屏蔽结构包括完全覆盖非屏蔽模块的顶表面和非屏蔽模块的侧表面的第一层以及在第一层上的第二层。在本文中，第一层由铜、铝、银或金形成，并且第二层由镍形成。