[发明专利]芯片测试方法、装置、设备与系统

说明书

本公开提供一种芯片测试方法、装置、设备与系统。芯片测试系统包括：测试设备，包括n条片选信号线、m组第一信号线和m*n组第二信号线；m*n个芯片测试位，每个所述芯片测试位耦接于所述n条片选信号线中的一条和所述m组第一信号线中的一组，且每个所述芯片测试位耦接的片选信号线与第一信号线不完全相同，每个所述芯片测试位对应耦接于所述m*n组第二信号线中的一组。本公开实施例可以用有限的测试设备引脚对多个芯片实现单独控制。

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种能够对多个芯片进行单独测试的芯片测试方法、装置、设备与系统。

背景技术

在相关技术中，对多个芯片进行测试时，为了实现对每个芯片的单独测试，往往需要为每个芯片单独配置片选线。这种方式在测试设备的可用I/O接口有限的情况下，会降低测试设备的测试效率，减少测试设备能够测试的芯片数量。

因此，在相关技术中，提出了通过矩阵控制方式，使用有限的引脚控制更多被测芯片的方案。图1是相关技术中对被测芯片使用矩阵控制方式的示意图。在图1所示的方案中，一条片选信号线控制一行或一列被测芯片，一组实体信号线控制一列或一行被测芯片，实体信号线包括控制信号线、地址信号线、数据信号线。但是，在这种控制方式中，虽然能够成功实现利用有限个引脚对多个被测芯片的同时写入，却无法实现对多个被测芯片的同时读取。

因此，需要一种能够克服上述问题的芯片测试方法。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种芯片测试方法以及芯片测试系统，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的测试设备无法同时读取多个被测芯片的问题。

根据本公开的一个方面，提供一种芯片测试系统，包括：

测试设备，包括m组第一信号线和m*n组第二信号线；

m*n个芯片测试位，每个芯片测试位耦接于m组第一信号线中的一组和m*n组第二信号线中的一组。

在本公开的一种示例性实施例中，所述测试设备还包括n条片选信号线，所述m*n个芯片测试位中的每个芯片测试位耦接于n条片选信号线中的一条，且每个芯片测试位耦接的片选信号线与第一信号线都不相同。

在本公开的一种示例性实施例中，测试设备设置为：

确定一或多个被测芯片对应的芯片测试位的信号线耦接关系；

根据信号线耦接关系使能芯片测试位耦接的片选信号线，同时对芯片测试位耦接的第一信号线输出测试指令，通过芯片测试位耦接的第二信号线写入数据或读取数据。

在本公开的一种示例性实施例中，第一信号线包括控制信号线和地址信号线，第二信号线包括数据信号线。

在本公开的一种示例性实施例中，测试设备设置为：

按序使能n条片选信号线，并同时对m组第一信号线输出写指令和写地址，对当前片选信号线控制的m个芯片测试位耦接的m组第二信号线分别写入数据，以实现分n批对m*n个被测芯片进行写入测试，每一批同时测试m个被测芯片；或者，

按序对m组第一信号线输出写指令和写地址，并同时使能n条片选信号线，对当前第一信号线控制的n个芯片测试位耦接的n组第二信号线分别写入数据，以实现分m批对m*n个被测芯片进行写入测试，每一批同时测试n个被测芯片。

在本公开的一种示例性实施例中，测试设备设置为：