[发明专利]芯片与芯片测试系统

权利要求书

1.一种芯片，通过实体信号线和数据信号线耦接于测试设备，其特征在于，包括：

解码模块，耦接于所述实体信号线，用于对来自所述实体信号线上的第一输入信号进行解码并输出测试模式信号或测试指令信号，所述测试模式信号先于所述测试指令信号出现；

测试模式控制模块，耦接于所述解码模块和所述数据信号线，用于根据所述测试模式信号和所述数据信号线上的第二输入信号设置测试模式；

测试指令执行模块，耦接于所述解码模块、所述测试模式控制模块和所述数据信号线，用于根据所述测试模式响应所述测试指令信号或在所述测试模式被设置为无时不响应所述测试指令信号。

2.如权利要求1所述的芯片，其特征在于，所述解码模块包括：

可测性设计解码单元，输入端耦接于所述实体信号线，输出端包括n组使能信号线，用于对所述第一输入信号进行解码并输出所述测试模式信号，所述测试模式信号包括对应于n个测试模式的n组使能信号；

测试指令信号解码单元，输入端耦接于所述实体信号线，用于对所述第一输入信号进行解码并输出所述测试指令信号。

3.如权利要求2所述的芯片，其特征在于，每组所述使能信号包括第一使能信号和第二使能信号，每组所述使能信号线包括第一使能信号线和第二使能信号线，所述测试模式控制模块包括：

n个测试模式使能单元，分别对应于所述n个测试模式，其中每个所述测试模式使能单元包括：

锁存电路，输入端耦接于所述第一使能信号线和所述数据信号线，用于根据所述第一使能信号和所述第二输入信号输出预激活信号；

与门，输入端耦接于所述第二使能信号线和所述锁存电路的输出端，用于根据所述第二使能信号和所述预激活信号输出对应于所述测试模式的第三使能信号。

4.如权利要求3所述的芯片，其特征在于，所述锁存电路包括：

传输门，第一控制端耦接于所述第一使能信号线，第二控制端通过第一反向器耦接于所述第一使能信号线，输入端耦接于所述数据信号线，用于在所述第一使能信号为预设电平时输出所述第二输入信号；

第二反向器，输入端耦接于所述传输门的输出端，输出端作为所述锁存电路的输出端，用于输出所述第二输入信号的反向信号作为所述预激活信号。

5.如权利要求4所述的芯片，其特征在于，所述锁存电路的输入端还耦接于复位信号线，所述锁存电路还用于根据预设复位信号输出所述预激活信号。

6.如权利要求5所述的芯片，其特征在于，所述锁存电路还包括：

或非门，输入端耦接于所述复位信号线和所述锁存电路的输出端，输出端耦接于所述第二反向器的输入端。

7.如权利要求1～6任一项所述的芯片，其特征在于，所述测试模式控制模块耦接于多条所述数据信号线中的一条。

8.如权利要求3～6任一项所述的芯片，其特征在于，所述测试模式控制模块根据对应于每个所述测试模式的第三使能信号设置所述测试模式。

9.如权利要求1所述的芯片，其特征在于，所述测试指令执行模块响应所述测试指令信号包括通过对所述数据信号线进行操作。

10.如权利要求1所述的芯片，其特征在于，所述实体信号线包括控制信号线、片选信号线、地址信号线。

11.一种芯片测试系统，其特征在于，包括：

测试设备，具有多条实体信号线和数据信号线，用于在对被测芯片输出具有预激活功能的信号后输出测试信号；

多个芯片测试位，共用所述测试设备的所述实体信号线，每个所述芯片测试位通过不同的数据信号线与所述测试设备连接，每个所述芯片测试位连接一个如权利要求1～9所述的芯片。

12.如权利要求11所述的芯片测试系统，其特征在于，所述实体信号线包括控制信号线、片选信号线、地址信号线。

13.如权利要求11所述的芯片测试系统，其特征在于，所述测试设备还用于在对所述被测芯片输出所述预激活功能的信号的同时对除被测芯片以外的其他已连接芯片输出锁信号。