[发明专利]芯片测试方法、装置、设备与系统

说明书

本公开提供一种芯片测试方法、装置、设备与系统。芯片测试系统包括：测试设备，包括n条片选信号线和m组实体信号线；m*n个芯片测试位，每个所述芯片测试位耦接于所述n条片选信号线中的一条和所述m组实体信号线中的一组，且每个所述芯片测试位的信号线耦接关系不相同。本公开实施例可以用有限的测试设备引脚对多个芯片实现单独控制。

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种能够对多个该芯片进行单独测试的芯片测试方法、装置、设备与系统。

背景技术

在相关技术中，对多个芯片进行测试时，为了实现对每个芯片的单独测试，往往需要为每个芯片单独配置片选线。

图1是一种相关技术中多芯片测试场景的示意图。参考图1，在图1中，五个被测芯片的片选线各占用一个I/O接口。在测试设备的可用I/O接口有限的情况下，占用I/O接口配置片选线会降低测试设备的测试效率，减少测试设备能够测试的芯片数量。

因此，需要对多个芯片的测试方式进行改进，提高测试设备能同时连接的芯片的数量，进而提升芯片测试效率。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种芯片测试方法以及芯片测试系统，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的测试设备连接的芯片数量不够多的问题。

根据本公开的第一方面，提供一种芯片测试系统，包括：

测试设备，包括n条片选信号线和m组实体信号线；

m*n个芯片测试位，每个所述芯片测试位耦接于所述n条片选信号线中的一条和所述m组实体信号线中的一组，且每个所述芯片测试位的信号线耦接关系不相同。

在本公开的一种示例性实施例中，所述测试设备设置为：

确定一或多个待测芯片对应的芯片测试位的信号线耦接关系，根据所述信号线耦接关系使能所述芯片测试位耦接的片选信号线，并对所述芯片测试位耦接的实体信号线输出测试信号。

在本公开的一种示例性实施例中，所述测试设备还设置为：

按序使能所述n条片选信号线，并同时对所述m组实体信号线输出测试信号，以实现分n批对m*n个被测芯片进行测试，其中每一批同时测试m个所述被测芯片；或者，

按序对所述m组实体信号线输出写入测试信号，并同时使能所述n条片选信号线，以实现分m批对m*n个被测芯片进行写入测试，其中每一批同时测试n个所述被测芯片。

在本公开的一种示例性实施例中，所述测试设备还设置为：

使能一条片选信号线，并对所述被测芯片耦接的实体信号线输出测试信号，以同时对耦接于同一条片选信号线的多个被测芯片进行测试；或者，

使能所述被测芯片耦接的多条片选信号线，并对一组实体信号线输出写入测试信号，以同时对耦接于同一组实体信号线的多个被测芯片进行写入测试。

在本公开的一种示例性实施例中，每组所述实体信号线包括用于写入测试信号的控制信号线、地址信号线、数据信号线。

在本公开的一种示例性实施例中，所述m*n个芯片测试位按m*n矩阵形式排列。

根据本公开的第二方面，提供一种芯片测试方法，用于测试m*n个芯片，所述m*n个芯片中的每一个耦接于测试设备n条片选信号线中的一条和m组实体信号线中的一组，且每个所述芯片的信号线耦接关系不完全相同；包括：

确定一个被测芯片的信号线耦接关系；