[发明专利]3D存储器件

权利要求书

1.一种3D存储器件，其特征在于，包括：

CMOS电路，包括第一键合面，以及在所述第一键合面上暴露的第一外部焊盘；以及

存储单元阵列，包括第二键合面，以及在所述第二键合面上暴露的第二外部焊盘，

其中，所述CMOS电路的第一键合面与所述存储单元阵列的第二键合面彼此接触，所述第一外部焊盘与所述第二外部焊盘彼此键合，从而实现所述CMOS电路和所述存储单元阵列之间的电连接，

所述CMOS电路还包括在所述第一键合面上形成的多个第一凹槽，和/或所述存储单元阵列还包括在所述第二键合面上形成的多个第二凹槽，所述多个第一凹槽和所述多个第二凹槽形成散热通道。

2.根据权利要求1所述的3D存储器件，其特征在于，所述多个第一凹槽在所述第一键合面上横向延伸，从所述CMOS电路的第一侧壁到达第二侧壁，所述多个第二凹槽在所述第二键合面上横向延伸，从所述存储单元阵列的第一侧壁到达第二侧壁。

3.根据权利要求2所述的3D存储器件，其特征在于，所述多个第一凹槽与所述多个第二凹槽彼此相连形成整体的空腔。

4.根据权利要求2所述的3D存储器件，其特征在于，所述CMOS电路和所述存储单元阵列分别包括各自的多个布线层，所述多个布线层横向延伸。

5.根据权利要求4所述的3D存储器件，其特征在于，所述CMOS电路和所述存储单元阵列分别包括各自的多个导电通道，用于提供所述多个布线层彼此之间的电连接。

6.根据权利要求4所述的3D存储器件，所述多个第一凹槽从所述CMOS电路的第一键合面向内延伸至所述CMOS电路的布线层，所述多个第二凹槽从所述存储单元阵列的第二键合面向内延伸至所述存储单元阵列的布线层。

7.根据权利要求4所述的3D存储器件，其特征在于，所述多个第一凹槽和所述多个第二凹槽填充有导热材料。

8.根据权利要求5所述的3D存储器件，其特征在于，所述CMOS电路还包括：

半导体衬底；

位于所述半导体衬底中的多个晶体管；

位于所述半导体衬底上并且与所述多个晶体管相连接的多个接触焊盘；以及

位于所述半导体衬底上的绝缘层，

其中，所述多个布线层和所述多个导电通道位于所述绝缘层中，所述第一外部焊盘位于所述绝缘层上，所述第一键合面为所述绝缘层的自由表面，

所述多个接触焊盘经由所述多个布线层和所述多个导电通道连接至相应的第一外部焊盘。

9.根据权利要求5所述的3D存储器件，其特征在于，所述存储单元阵列还包括：

半导体衬底；

位于所述半导体衬底中的公共源区；

位于所述半导体衬底上的栅叠层结构，所述栅叠层结构包括多个层面的栅极导体；

贯穿所述栅叠层结构的多个沟道柱；

位于所述栅叠层结构上的多个接触焊盘；以及

位于所述栅叠层结构上的绝缘层，

其中，所述多个沟道柱的第一端延伸至所述公共源区，第二端连接至相应的接触焊盘，

所述多个层面的栅极导体分别连接至相应的接触焊盘，

所述多个布线层和所述多个导电通道位于所述绝缘层中，所述第二外部焊盘位于所述绝缘层上，所述第二键合面为所述绝缘层的自由表面，

所述多个接触焊盘经由所述多个布线层和所述多个导电通道连接至相应的第二外部焊盘。

10.根据权利要求9所述的3D存储器件，其特征在于，所述多个沟道柱和所述多个层面的栅极导体形成存储晶体管和选择晶体管。

11.根据权利要求9所述的3D存储器件，其特征在于，所述存储单元阵列还包括：贯穿所述栅叠层结构的多个假沟道柱，所述多个假沟道柱未与所述接触焊盘相连接。

12.根据权利要求9所述的3D存储器件，其特征在于，所述存储单元阵列还包括：贯穿所述栅叠层结构的至少一个附加导电通道，所述至少一个附加导电通道的第一端延伸至所述公共源区，第二端连接至相应的接触焊盘。