[发明专利]3D存储器件

说明书

本申请公开了一种3D存储器件，其特征在于，包括：CMOS电路，包括第一键合面，以及在第一键合面上暴露的第一外部焊盘；以及存储单元阵列，包括第二键合面，以及在第二键合面上暴露的第二外部焊盘，其中，CMOS电路的第一键合面与存储单元阵列的第二键合面彼此接触，第一外部焊盘与第二外部焊盘彼此键合，从而实现CMOS电路和存储单元阵列之间的电连接，CMOS电路还包括在第一键合面上形成的多个第一凹槽，和/或存储单元阵列还包括在第二键合面上形成的多个第二凹槽，多个第一凹槽和多个第二凹槽形成散热通道。本发明通过在CMOS电路和存储单元阵列的键合表面上提供散热通道，可以提高3D存储器件的良率和可靠性。

技术领域

本发明涉及存储器技术领域，特别涉及一种3D存储器件。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。

在NAND结构的3D存储器件中，采用半导体衬底形成CMOS电路，采用叠层结构形成存储单元阵列，该叠层结构包括选择晶体管和存储晶体管的栅极导体，然后将CMOS电路和存储单元阵列彼此键合。在该3D存储器件中，采用大量金属布线提供CMOS电路与存储单元阵列之间的电连接，布线密度的增加将会影响3D存储器件的良率和可靠性。期望进一步改进3D存储器件的结构及其制造方法，以提高3D存储器件的良率和可靠性。

发明内容

鉴于上述问题，本发明的目的在于提供一种3D存储器件，其中，在CMOS电路和存储单元阵列的键合表面上形成凹槽以提供散热通道，从而提高3D存储器件的良率和可靠性。

根据本发明的实施例，提供一种3D存储器件，其特征在于，包括：CMOS电路，包括第一键合面，以及在所述第一键合面上暴露的第一外部焊盘；以及存储单元阵列，包括第二键合面，以及在所述第二键合面上暴露的第二外部焊盘，其中，所述CMOS电路的第一键合面与所述存储单元阵列的第二键合面彼此接触，所述第一外部焊盘与所述第二外部焊盘彼此键合，从而实现所述CMOS电路和所述存储单元阵列之间的电连接，所述CMOS电路还包括在所述第一键合面上形成的多个第一凹槽，和/或所述存储单元阵列还包括在所述第二键合面上形成的多个第二凹槽，所述多个第一凹槽和所述多个第二凹槽形成散热通道。

优选地，所述多个第一凹槽在所述第一键合面上横向延伸，从所述CMOS电路的第一侧壁到达第二侧壁，所述多个第二凹槽在所述第二键合面上横向延伸，从所述存储单元阵列的第一侧壁到达第二侧壁。

优选地，所述多个第一凹槽与所述多个第二凹槽彼此相连形成整体的空腔。

优选地，所述CMOS电路和所述存储单元阵列分别包括各自的多个布线层，所述多个布线层横向延伸。

优选地，所述CMOS电路和所述存储单元阵列分别包括各自的多个导电通道，用于提供所述多个布线层彼此之间的电连接。

优选地，所述多个第一凹槽从所述CMOS电路的第一键合面向内延伸至所述CMOS电路的布线层，所述多个第二凹槽从所述存储单元阵列的第二键合面向内延伸至所述存储单元阵列的布线层。

优选地，所述多个第一凹槽和所述多个第二凹槽填充有导热材料。