[发明专利]封装堆叠结构及其制法暨封装结构

说明书

一种封装堆叠结构及其制法暨封装结构，先提供一设有承载件的线路结构及一设有电子元件的承载结构，再将该线路结构以多个导电元件结合至该承载结构上，且形成封装层于该线路结构与该承载结构之间，以令该封装层包覆该些导电元件与该电子元件，之后移除该承载件，俾经由该承载件的配置，以强化该线路结构的结构强度，因而于堆叠该线路结构至该承载结构前，能避免该线路结构发生翘曲的问题。

技术领域

本发明有关一种半导体封装制程，尤指一种封装堆叠结构及其制法暨封装结构。

背景技术

随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，业界遂发展出堆叠多个封装结构以形成封装堆叠结构(Package on

Package，简称POP)的封装型态，此种封装型态能发挥系统封装(SiP)异质整合特性，可将不同功用的电子元件，例如：记忆体、中央处理器、绘图处理器、影像应用处理器等，经由堆叠设计达到系统的整合，而适用于各种轻薄短小型电子产品。

图1为悉知封装堆叠结构1的剖面示意图。如图1所示，该封装堆叠结构1包含有第一半导体元件10、第一封装基板11、第二封装基板12、多个焊球13、第二半导体元件14以及封装胶体15。该第一封装基板11具有核心层110与多个线路层111，且该第二封装基板12具有核心层120与多个线路层121。该第一半导体元件10以覆晶方式设于该第一封装基板11上，且该第二半导体元件14也以覆晶方式设于该第二封装基板12上。该些焊球13用以连结且电性耦接该第一封装基板11与该第二封装基板12。该封装胶体15包覆该些焊球13与该第一半导体元件10。可选择性地，形成底胶16于该第一半导体元件10与该第一封装基板11之间。

惟，前述悉知封装堆叠结构1中，第一封装基板11与第二封装基板12皆具有核心层110,120，导致其制作成本高，且该封装堆叠结构1的厚度H约为620微米，不符现今产品轻薄短小化的需求。

因此，如何克服上述悉知技术的种种问题，实已成为目前业界亟待克服的难题。

发明内容

鉴于上述悉知技术的缺失，本发明提供一种封装堆叠结构及其制法暨封装结构，能避免该线路结构发生翘曲的问题。

本发明的封装堆叠结构，包括：承载结构，其定义有相对的第一侧与第二侧，其中，该承载结构的第一侧设有至少一电子元件；以及线路结构，其具有相对的第一表面与第二表面，且该第一表面设有承载件，而该第二表面以多个导电元件结合至该承载结构的第一侧上。

前述的封装堆叠结构中，复包括封装层，其形成于该线路结构与该承载结构之间，以包覆该些导电元件与该电子元件。

本发明还提供一种封装堆叠结构的制法，包括：提供一设有承载件的线路结构及一承载结构，其中，该承载结构定义有相对的第一侧与第二侧，且该承载结构的第一侧设有至少一电子元件；将该线路结构以多个导电元件结合至该承载结构的第一侧上，且形成封装层于该线路结构与该承载结构之间，以令该封装层包覆该些导电元件与该电子元件；以及移除该承载件。

前述的制法中，该些导电元件先设于该线路结构上，再将该线路结构以该些导电元件结合至该承载结构上。

前述的制法中，该些导电元件先设于该承载结构上，再将该线路结构以该些导电元件结合至该承载结构上。

前述的制法中，该线路结构于结合该承载结构前为已切单型态，该承载结构于结合该线路结构前为整版面型态。

前述的制法中，该线路结构于结合该承载结构前为整版面型态，该承载结构于结合该线路结构前为整版面型态。

前述的制法中，该线路结构于结合该承载结构前为整版面型态，该承载结构于结合该线路结构前为已切单型态。