[发明专利]制备非晶硅薄膜的方法

说明书

本发明提供一种制备非晶硅薄膜的方法，包括：将基底放入反应腔室内；向所述反应腔室通入第一气体，对所述基底进行等离子体处理；向所述反应腔室内通入硅源气体，采用等离子体增强化学气相沉积工艺，以第一沉积速率沉积第一非晶硅层，并在所述第一非晶硅层上以第二沉积速率沉积第二非晶硅层，其中，所述第一沉积速率低于所述第二沉积速率。本发明的制备方法可减少基底与非晶硅薄膜之间的界面缺陷，减少突起的形成和剥落的产生，改善非晶硅薄膜与基底的粘附性，从而在图案化过程中实现精准的图案转移。

技术领域

本发明涉及半导体器件领域，特别涉及一种制备非晶硅薄膜的方法。

背景技术

在半导体器件的制备过程中，非晶硅(a-Si)薄膜可作为图案化中的硬掩模。沉积a-Si薄膜通常使用化学气相沉积(CVD)，例如等离子体增强化学气相沉积(PECVD)或炉法工艺(Furnace process)。

通过PECVD沉积a-Si膜时通常在低温下进行，具有较高的产率。沉积时，硅烷前驱体充当反应气体，反应过程中产生的H₂会存在于基底与非晶硅薄膜的界面之间无法逸出，使得非晶硅薄膜在界面处形成凸起并引起剥落，导致a-Si薄膜与基底之间的粘附性降低，进而造成图案化过程中硬掩模产生图案偏移，最终导致图案无法精确转移，影响产品良率。

因此，亟需对目前非晶硅薄膜的制备工艺进行改进，以克服上述种种问题。

需注意的是，前述背景技术部分公开的信息仅用于加强对本发明的背景理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的主要目的是针对现有技术的不足之处，提供一种改进的制备非晶硅薄膜的方法，以减少界面缺陷，避免图案偏移。

为了实现上述目的，本发明采用如下技术方案：

一种制备非晶硅薄膜的方法，包括：

将基底放入反应腔室内；

向所述反应腔室通入第一气体，对所述基底进行等离子体处理；

向所述反应腔室内通入硅源气体，采用等离子体增强化学气相沉积工艺，以第一沉积速率沉积第一非晶硅层，并在所述第一非晶硅层上以第二沉积速率沉积第二非晶硅层，

其中，所述第一沉积速率低于所述第二沉积速率。

根据本发明的一个实施方式，所述基底为SiO₂、SiN、SiCN或SiC。

根据本发明的一个实施方式，所述第一气体为NH₃、N₂O、N₂或O₂。

根据本发明的一个实施方式，所述第一气体的流量为200-2000sccm。

根据本发明的一个实施方式，所述等离子体处理的时间为15～20s。

根据本发明的一个实施方式，所述第一沉积速率为0.5～2nm/s。

根据本发明的一个实施方式，所述第二沉积速率为4～10nm/s。

根据本发明的一个实施方式，所述硅源气体为硅烷(SiH₄)。

根据本发明的一个实施方式，所述硅源气体的流量为100-1000sccm。

根据本发明的一个实施方式，在沉积所述第一非晶硅层和所述第二非晶硅层时，反应腔室内的压力为5～20Torr，温度为300-600℃。

根据本发明的一个实施方式，所述第一非晶硅层的厚度为5～50nm，所述第二非晶硅层的厚度为550～600nm。