[发明专利]像素电路和显示面板

权利要求书

1.一种像素电路，包含：

一驱动晶体管，包含一第一端、一第二端和一控制端，其中该驱动晶体管的该第一端用于接收一系统高电压，该驱动晶体管的该第二端耦接于一第一节点，该驱动晶体管的该控制端耦接于一第二节点；

一第一开关，包含一第一端、一第二端和一控制端，其中该第一开关的该第一端耦接于该第一节点，该第一开关的该第二端耦接于一第三节点，该第一开关的该控制端用于接收一第一控制信号；

一存储电容，包含一第一端和一第二端，其中该存储电容的该第一端耦接于该第二节点，且用于接收一数据电压，该存储电容的该第二端直接耦接于该第三节点，且用于接收一参考电压；以及

一发光单元，包含一阳极端和一阴极端，其中该阳极端耦接于该第三节点，该阴极端用于接收一系统低电压。

2.如权利要求1所述的像素电路，另包含一写入电路，该写入电路用于提供该数据电压至该第二节点，以及提供该参考电压至该第三节点。

3.如权利要求2所述的像素电路，其中，该写入电路包含：

一第二开关，包含一第一端、一第二端和一控制端，其中该第二开关的该第一端用于接收该数据电压，该第二开关的该第二端耦接于该第二节点；以及

一第三开关，包含一第一端、一第二端和一控制端，其中该第三开关的该第一端用于接收该参考电压，该第三开关的该第二端耦接于该第三节点；

其中，该第二开关的该控制端和该第三开关的该控制端用于接收一第二控制信号。

4.如权利要求3所述的像素电路，其中，于一写入阶段，该第一控制信号为一禁能电平，该第二控制信号为一致能电平。

5.如权利要求4所述的像素电路，其中，于一发光阶段，该第一控制信号为该致能电平，该第二控制信号为该禁能电平。

6.一种显示面板，包含：

一栅极驱动电路，用于提供一第一控制信号；

一源极驱动电路，用于提供一数据电压；

多个像素电路，耦接于该栅极驱动电路和该源极驱动电路，其中每个像素电路包含：

一驱动晶体管，包含一第一端、一第二端和一控制端，其中该驱动晶体管的该第一端用于接收一系统高电压，该驱动晶体管的该第二端耦接于一第一节点，该驱动晶体管的该控制端耦接于一第二节点；

一第一开关，包含一第一端、一第二端和一控制端，其中该第一开关的该第一端耦接于该第一节点，该第一开关的该第二端耦接于一第三节点，该第一开关的该控制端用于接收该第一控制信号；

一存储电容，包含一第一端和一第二端，其中该存储电容的该第一端耦接于该第二节点，且用于接收该数据电压，该存储电容的该第二端直接耦接于该第三节点，且用于接收一参考电压；以及

一发光单元，包含一阳极端和一阴极端，其中该阳极端耦接于该第三节点，该阴极端用于接收一系统低电压。

7.如权利要求6所述的显示面板，其中，该像素电路另包含一写入电路，该写入电路用于提供该数据电压至该第二节点，以及提供该参考电压至该第三节点。

8.如权利要求7所述的显示面板，其中，该栅极驱动电路还用于提供一第二控制信号，且该写入电路包含：

一第二开关，包含一第一端、一第二端和一控制端，其中该第二开关的该第一端用于接收该数据电压，该第二开关的该第二端耦接于该第二节点；以及

一第三开关，包含一第一端、一第二端和一控制端，其中该第三开关的该第一端用于接收该参考电压，该第三开关的该第二端耦接于该第三节点；

其中，该第二开关的该控制端和该第三开关的该控制端用于接收该第二控制信号。

9.如权利要求8所述的显示面板，其中，于一写入阶段，该第一控制信号为一禁能电平，该第二控制信号为一致能电平。

10.如权利要求9所述的显示面板，其中，于一发光阶段，该第一控制信号为该致能电平，该第二控制信号为该禁能电平。