[发明专利]低成本高性能开关管驱动电路

权利要求书

1.一种低成本高性能开关管驱动电路，其特征在于，包括：

共基极推挽对管，所述共基极推挽对管的共基极与信号源的信号输出端电性连接，用于在所述信号源的作用下输出第一驱动信号；

共门极推挽对管，所述共门极推挽对管的共门极与所述共基极推挽对管的输出端电性连接，共门极推挽对管的输出端与被驱动晶体管的受控端连接，用于在所述第一驱动信号的作用下输出第二驱动信号，对所述被驱动晶体管进行导通或截止的驱动。

2.根据权利要求1所述的低成本高性能开关管驱动电路，其特征在于，所述共基极推挽对管包括：

第一三极管Q2，所述第一三极管Q2的集电极与第一供电电压连接；

第二三极管Q3，所述第二三极管Q3的发射极与所述第一三极管Q2的发射极连接，所述第二三极管Q3的集电极与参考地连接，所述第二三极管Q3的基极与所述第一三极管Q2的基极连接，所述第一三极管Q2基极和第二三极管Q3的基极分别与所述信号源输出端连接，所述第一三极管Q2和第二三极管Q3的发射极与共门极推挽对管的门极连接。

3.根据权利要求2所述的低成本高性能开关管驱动电路，其特征在于，所述第一三极管Q2为NPN型三极管，所述第二三极管Q3为PNP型三极管。

4.根据权利要求3所述的低成本高性能开关管驱动电路，其特征在于，所述共门极推挽对管包括：

第一MOS晶体管Q4，所述第一MOS晶体管Q4的源极与所述第一供电电压连接；

第二MOS晶体管Q5，所述第二晶体管的漏极与所述第一MOS晶体管Q4的漏极连接，所述第二MOS晶体管Q5道源极与所述参考地连接，所述第二MOS晶体管Q5的门极与所述第一MOS晶体管Q4的门极连接，所述第一MOS晶体管Q4的门极和第二MOS晶体管Q5的门极分别与所述共基极推挽对管的所述第一驱动信号输出端连接，所述第一MOS晶体管Q4的漏极和第二MOS晶体管Q5的漏极分别与所述被驱动晶体管的受控端连接。

5.根据权利要求4所述的低成本高性能开关管驱动电路，其特征在于，所述第一MOS晶体管Q4为P沟道晶体管，所述第二MOS晶体管Q5为N沟道晶体管。

6.根据权利要求5所述的低成本高性能开关管驱动电路，其特征在于，还包括：

第一电阻R4，所述第一电阻R4的一端与所述第一MOS晶体管Q4的漏极连接，所述第一电阻R4的另一端与所述被驱动晶体管的受控端连接；

第二电阻R5，所述第二电阻R5的一端与所述第二MOS晶体管Q5的漏极连接，所述第二电阻R5的另一端与所述被驱动晶体管的受控端连接；

所述第一电阻R4和第二电阻R5用于所述共门极推挽对管的输出电流电压调节。

7.根据权利要求5所述的低成本高性能开关管驱动电路，其特征在于，还包括第三电阻R6，所述第三电阻R6的一端与所述被驱动晶体管的受控端连接，所述第三电阻R6的另一端与参考地连接；所述第三电阻R6用于对所述被驱动晶体管的受控端进行初始化复位。

8.根据权利要求5所述的低成本高性能开关管驱动电路，其特征在于，还包括第三MOS晶体管Q1，所述第三MOS晶体管Q1的门极与所述信号源的信号输出端连接，所述第三MOS晶体管Q1的源极与参考地连接，所述第三MOS晶体管Q1的漏极与所述共基极推挽对管的共基极连接，所述第三MOS晶体管Q1的漏极还通过第四电阻R3与所述第一供电电压连接；

所述第三MOS晶体管Q1为N沟道MOS晶体管。

9.根据权利要求5所述的低成本高性能开关管驱动电路，其特征在于，还包括：

第五电阻R7，所述第五电阻R7的一端分别与所述第一MOS晶体管Q4的漏极、第二晶体管的漏极连接，所述第五电阻R7的另一端与所述被驱动晶体管的受控端连接；

第六电阻R8，所述第六电阻R8的一端分别与所述第一MOS晶体管Q4的漏极、第二晶体管的漏极连接；

第一二极管D1，所述第一二极管D1的阴极与所述第六电阻R8的另一端连接，所述第一二极管D1的阳极与所述被驱动晶体管的受控端连接。