[发明专利]一种多管芯封装方法

说明书

本发明提供一种多管芯封装方法，其包括：提供预封装体，所述预封装体包括引线框架和放置于所述引线框架上的多个管芯，每个管芯的上表面均设置有多个金属触点；在所述预封装体的上表面淀积金属层；图形化所述金属层，以形成金属连线图形，所述金属连接图形包括多条金属连线，通过所述金属连线连接不同管芯的金属触点，以实现管芯之间的互连。与现有技术相比，本发明在放置于引线框架上的多个管芯的上表面形成金属层连接图形，以实现多管芯之间的电连接，从而提高多管芯封装体的芯片性能。

【技术领域】

本发明涉及芯片封装技术领域，特别涉及一种多管芯封装方法。

【背景技术】

为了实现芯片小型化，多个管芯可以被封装在一个封装体内。现有技术中，多管芯封装一般通过平铺管芯(die)，通过封装线(bonding wire)连接，如图1所示)。图1为现有技术中的多管芯封装体在一个实施例中的结构示意图，其中，点划线框表示引线框架(frame)110，引线框架110与芯片管脚120相连，图1中引线框架110的左边有四个长方形实线框，右边有四个长方形实线框，它们代表芯片管脚120。在印刷电路板上，通过焊接这些芯片管脚120至焊盘上，通过印刷电路板上的连线，形成电气连接。封装时，在引线框架110上放置第一管芯130和第二管芯140，第一管芯130上表面设计有多个压焊点,150，第二管芯140上表面也设计有多个压焊点150，两个管芯130、140通过封装线160(如图1中粗实线所示)进行电气连接，例如将第一管芯130上的一个压焊点通过封装线与第二管芯140上的一个压焊点连接起来。一般封装线采用金线。但是，这种多管芯封装体的芯片性能不够优越。

因此，有必要提出一种改进的技术方案来提高多管芯封装体的芯片性能。

【发明内容】

本发明的目的在于提供一种多管芯封装方法，其可以提高多管芯封装体的芯片性能。

为了解决上述问题，本发明提供一种多管芯封装方法，其包括：提供预封装体，所述预封装体包括引线框架和放置于所述引线框架上的多个管芯，每个管芯的上表面均设置有多个金属触点；在所述预封装体的上表面淀积金属层；图形化所述金属层，以形成金属连线图形，所述金属连接图形包括多条金属连线，通过所述金属连线连接不同管芯的金属触点，以实现管芯之间的互连。

进一步的，所述预封装体还包括设置于所述引线框架周围的多个芯片管脚，所述金属连线还连接芯片管脚和对应管芯的金属触点，以实现管芯与芯片管脚的互连。

进一步的，所述金属层为铝或铜；所述金属触点为0.2微米～5微米的正方形，或者最小边长为0.2微米的长方形。

进一步的，淀积所述金属层的区域为预封装体的上表面需要连线的区域，所述需要连线的区域包括多个管芯之间的互连区域，和/或多个管芯与所述芯片管脚之间的连线区域。

进一步的，当相邻两个管芯平铺于引线框架上时，所述多管芯封装方法还包括：在淀积所述金属层前，用填充剂填充相邻两个管芯之间的间隙，以在相邻两个管芯之间的间隙形成填充层；当两个管芯叠放于引线框架上时，所述多管芯封装方法还包括：在淀积所述金属层前，在叠放的两个管芯之间的叠放边界形成第一过渡绝缘层，以使得叠放的两个管芯的上表面在叠放边界的过渡更平坦；当所述引线框架和管芯之间存在高度差，且淀积所述金属层的区域包括管芯与所述芯片管脚220之间的连线区域时，所述多管芯封装方法还包括：在淀积所述金属层前，在所述引线框架和管芯之间形成第二过渡绝缘层，以使得引线框架和管芯的上表面在叠放边界的过渡更平坦。

进一步的，所述第一过渡绝缘层和第二过渡绝缘层为斜坡或多级阶梯；所述第一过渡绝缘层和第二过渡绝缘层由淀积或溅射工艺形成。

进一步的，所述第一过渡绝缘层和第二过渡绝缘层采用二氧化硅或氮化硅；所述填充剂为环氧树脂。

进一步的，每个管芯上均设置有对位标识，基于所述对位标识调整管芯在所述引线框架上的相对位置；所述对位标识采用金属层设计，或者采用多晶硅层设计。