[发明专利]形成半导体结构的部件的方法

说明书

本发明的实施例提供了一种形成半导体结构的部件的方法，包括在目标层上方形成掩模层。对掩模层实施第一蚀刻工艺，以在掩模层中形成第一开口和第二开口。对掩模层实施第二蚀刻工艺，以减小第一开口和第二开口之间的端至端间隔。第一蚀刻工艺和第二蚀刻工艺具有不同的各向异性特性。将掩模层的图案转印至目标层。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及形成半导体结构的部件的方法。

背景技术

随着半导体器件的按比例缩小的增加，各种处理技术(诸如，光刻)适用于允许制造尺寸越来越小的器件。然而，随着半导体工艺需要越来越小的工艺窗口，这些器件的制造已经接近甚至超过光刻设备的理论极限。随着半导体器件不断缩小，器件的元件之间的期望间隔(即，节距)小于可使用传统的光学掩模和光刻设备制造的节距。

发明内容

根据本发明的一个方面，提供了一种形成半导体结构的部件的方法，包括：在目标层上方形成掩模层；对所述掩模层实施第一蚀刻工艺，以在所述掩模层中形成第一开口和第二开口；对所述掩模层实施第二蚀刻工艺以减小所述第一开口和所述第二开口之间的端至端间隔，所述第一蚀刻工艺和所述第二蚀刻工艺具有不同的各向异性特性；以及将所述掩模层的图案转印至所述目标层。

根据本发明的另一个方面，提供了一种形成半导体结构的部件的方法，包括：在目标层上方形成掩模层；对所述掩模层实施第一蚀刻工艺以在所述掩模层中形成第一开口和第二开口，所述第一蚀刻工艺在与所述目标层的顶面平行的第一平面中是各向同性的，所述第一开口和所述第二开口具有第一端至端间隔；对所述掩模层实施第二蚀刻工艺，以在所述掩模层中形成扩大的所述第一开口和扩大的所述第二开口，所述第二蚀刻工艺在与所述目标层的顶面平行的所述第一平面内是各向异性的，扩大的所述第一开口和扩大的所述第二开口具有第二端至端间隔，所述第一端至端间隔不同于所述第二端至端间隔；以及将所述掩模层用作蚀刻掩模来蚀刻所述目标层。

根据本发明的又一个方面，提供了一种形成半导体结构的部件的方法，包括：在目标层上方形成第一掩模层；图案化所述第一掩模层以在所述第一掩模层中形成第一开口；在所述第一掩模层上方和所述第一开口中形成第二掩模层；对所述第二掩模层实施第一注入工艺以在所述第二掩模层中形成第一掺杂区，所述第一掺杂区具有第一宽度；对所述第二掩模层实施第二注入工艺以在所述第二掩模层中形成第二掺杂区，所述第二掺杂区位于所述第一掺杂区之上，所述第二掺杂区具有第二宽度，所述第二宽度不同于所述第一宽度；选择性地去除所述第二掩模层的未掺杂区，所述第二掩模层的所述第一掺杂区和所述第二掺杂区形成分割部件，所述分割部件将所述第一开口分割成两个单独的第二开口；以及将所述第一掩模层和所述分割部件用作组合掩模来图案化所述目标层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1A至图4C示出根据一些实施例的制造半导体结构的各个中间阶段的顶视图和截面图。

图5示出根据一些实施例的蚀刻装置的示意图。

图6示出根据一些实施例的与蚀刻装置的相应参数对应的各种等离子体带状束轮廓(plasma ribbon beam profiles)。

图7A至图11B示出根据一些实施例的制造半导体结构的各个中间阶段的顶视图和截面图。

图12示出根据一些实施例的分割部件的各种尺寸与注入工艺的相应参数。

图13是根据一些实施例示出的形成半导体结构的方法的流程图。

图14是根据一些实施例示出的形成半导体结构的方法的流程图。

具体实施方式