[发明专利]薄膜晶体管及制备方法、阵列基板、显示面板和显示装置

说明书

本发明公开了一种薄膜晶体管及制备方法、阵列基板、显示面板和显示装置，涉及显示技术领域，为解决顶栅结构的薄膜晶体管存在的短沟道效应的问题而发明。该薄膜晶体管，包括衬底基板、覆盖于衬底基板上的有源层、覆盖于有源层上的栅绝缘层以及覆盖于栅绝缘层上的栅极，有源层包括沟道区以及位于沟道区两侧、且均与沟道区相连接的导体化区，衬底基板上设有放置部，放置部用于放置沟道区，以使沟道区与位于沟道区两侧的导体化区之间具有高度差。本发明可用于液晶显示面板、OLED显示面板中。

技术领域

本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及制备方法、阵列基板、显示面板和显示装置。

背景技术

顶栅结构的薄膜晶体管(Thin Film Transistor，TFT)是一种栅极在沟道区上方的薄膜晶体管结构，因一般使用栅极对沟道区域进行光照保护，因此顶栅结构的薄膜晶体管电学性能通常优于底栅结构的薄膜晶体管。

如图1所示，相关技术中的一种薄膜晶体管，包括衬底基板01、覆盖于衬底基板01上有源层02、覆盖于有源层02上的栅绝缘层03以及覆盖于栅绝缘层03上的栅极04，有源层02包括沟道区021以及位于沟道区021两侧、且均与沟道区021相连接的导体化区022。

为了形成顶栅结构的薄膜晶体管，在通过构图工艺形成有源层02与栅极04之间的栅绝缘层03时，通常会完全刻蚀掉有源层02中导体化区022上覆盖的栅绝缘层03，将该待导体化区022显露出来，并通过导体化工艺处理该显露出来待导体化区022。在完成对该待导体化区022的导体化工艺处理后，再形成层间电介层(ILD)。

然而，现有顶栅结构中有源层02在导体化处理后，会因后续工艺的高温以及等离子体轰击等，导致该有源层02中已导体化的区进一步导体化，例如在形成层间电介层时，该层间电介层将形成在导体化区022的表面，与导体化区022相接触。而且形成该层间电介层的过程存在高温、等离子轰击等工艺，比如在通过PECVD(全称：Plasma Enhanced ChemicalVapor Deposition；中文释义：化学气相沉积)形成该层间电介层时，沉积的温度约为300℃，且PECVD设备腔室内含有大量等离子体，这些等离子体轰击有源层02内导致原本已经导体化的有源层02进一步导体化，进而导致薄膜晶体管的沟道区021的宽度减小，产生短沟道效应。该短沟道效应会使薄膜晶体管的阈值电压V_th负向漂移严重，从而影响薄膜晶体管的稳定性。

发明内容

本发明实施例提供一种薄膜晶体管及制备方法、阵列基板、显示面板和显示装置，用于解决顶栅结构的薄膜晶体管存在的短沟道效应的问题。

为达到上述目的，第一方面，本发明实施例提供了一种薄膜晶体管，包括衬底基板、覆盖于所述衬底基板上的有源层、覆盖于所述有源层上的栅绝缘层以及覆盖于所述栅绝缘层上的栅极，所述有源层包括沟道区以及位于所述沟道区两侧、且均与所述沟道区相连接的导体化区，所述衬底基板上设有放置部，所述放置部用于放置所述沟道区，以使所述沟道区与位于所述沟道区两侧的导体化区之间具有高度差。

进一步地，还包括缓冲层，所述缓冲层覆盖于所述衬底基板上；所述放置部包括设置于所述缓冲层上的凸台，所述有源层覆盖于所述缓冲层上，并且所述沟道区覆盖于所述凸台上。

进一步地，还包括缓冲层，所述缓冲层覆盖于所述衬底基板上；所述放置部包括开设于所述缓冲层上的凹槽，所述有源层覆盖于所述缓冲层上，并且所述沟道区覆盖于所述凹槽的槽底上。

进一步地，所述栅绝缘层将所述沟道区的表面覆盖。

第二方面，本发明实施例提供了一种如第一方面中所述的薄膜晶体管的制备方法，包括以下步骤：提供衬底基板；在所述衬底基板上形成放置部；在所述衬底基板上形成有源层，并且使所述有源层的一部分区域设置于所述放置部，以形成沟道区；在所述有源层上形成栅绝缘层；将所述有源层中位于所述沟道区两侧区域上所覆盖的所述栅绝缘层去除；通过导体化工艺处理所述有源层中位于所述沟道区两侧的区域，以形成导体化区。