[发明专利]半导体器件、其生产方法和层叠体

说明书

本发明公开半导体器件、其生产方法和层叠体。本文公开了半导体器件，其包括：支持体；在支持体上形成的双层粘合剂树脂层；在粘合剂树脂层上形成的绝缘层和再分布层；芯片层和成型树脂层，其中粘合剂树脂层包括含有能通过光照射分解的树脂的树脂层A和含有非有机硅系热塑性树脂的树脂层B，从支持体侧依次提供树脂层A和树脂层B，能通过光照射分解的树脂为在其主链中含有稠合环的树脂和非有机硅系热塑性树脂具有200℃以上的玻璃化转变温度。

相关申请的交叉引用

本非临时申请根据35 U.S.C.§119(a)下要求2017年10月3日于日本提交的第2017-193635号专利申请的优先权，所述专利申请的全部内容通过引用并入本文。

技术领域

本发明涉及半导体器件、其生产方法和层叠体。

背景技术

三维半导体封装对于实现更高的密度和容量变得关键。三维封装技术是半导体制造技术，其中将半导体芯片减薄和进一步堆叠并且通过硅通孔(TSV)互连，以形成多层结构。这样的封装的制造需要通过研磨衬底的非形成电路的表面(也称为“背面”)来减薄具有在其中形成的半导体电路的衬底的步骤以及在背面上形成TSV和电极的步骤。在研磨硅衬底的背面的步骤之前，背面保护带通常粘附至硅衬底的与待研磨表面相对的表面上，以防止晶片在研磨步骤期间破损。然而，该带使用有机树脂膜作为其支持基材，并且因此是柔性的，但是具有不足的强度和耐热性。出于该原因，该带不适合用于TSV形成步骤和在背面上形成互连层的步骤。

因此，已经提出了一种系统，其中将半导体衬底结合至由硅或玻璃制成的支持体上，其中在它们之间插入粘合剂层，使得半导体衬底可以充分地承受研磨背面的步骤和在背面上形成TSV和电极的步骤(专利文献1和2)。预期这样的TSV相关技术作为用于芯片之间的高密度互连的技术，特别是用于将高带宽内存连接至处理器的技术，但是现在因为高成本而仅将其应用至一些有限的应用。

近年来，FOWLP(扇出型晶圆级封装)已获得关注(专利文献3)。该FOWLP是具有这样的结构的封装，其中在IC芯片上形成绝缘的精细再分布层(RDL)，从而将其扇出芯片区域。该封装可以实现在多个芯片之间的高密度布线并且具有比常规封装小得多的尺寸和厚度。

特别是，首先已研究了称为RDL的技术，其涉及直接加工在支持体衬底上的RDL形成，放置器件芯片和树脂包封，从而改进RDL与芯片的对准的精确度，从而还可以将FOWLP应用至具有多个终端的应用处理器。支持体衬底需要在RDL形成和封装之后进行分离。然而，该技术不同于其中在将半导体衬底结合至支持体之后加工半导体衬底的背面的技术，并且因此存在不能将用于TSV形成技术的粘合剂体系应用至该技术的问题。

在该情况下，最近已研究了具有在支持体上的含有激光可分解的树脂的离型层的结构(专利文献4)。在该情况下，直接在离型层上形成RDL层。然而，当在通过激光照射分离支持体之后保留在RDL层上的离型层由可以用溶剂洗掉的热塑性树脂制成时，担心离型层在形成RDL层期间在用于固化绝缘层的高温条件下变形，使得金属布线也变形。

引用列表

专利文献1：JP-A 2003-177528

专利文献2：WO 2015/072418

专利文献3：JP-A 2013-58520

专利文献4：JP-A 2016-146402

发明内容

鉴于上述问题，本发明的目的在于提供半导体器件，其生产方法和适合于生产半导体器件的层叠体，所述半导体器件可以容易地生产，具有优异的耐热加工性，实现支持体的容易的分离，并且可以增加半导体封装的生产率。