[发明专利]一种鳍式超结功率半导体晶体管及其制备方法

说明书

一种鳍式超结功率半导体晶体管及其制备方法，包括N型衬底，在N型衬底上设有N型外延层，在N型外延层内两侧设有柱状第一P型体区和第二P型体区，在第二P型体区表面设有第一N型重掺杂源区，在N型外延层顶部设有第三P型体区，该区表面两端设有第二N型重掺杂源区，第三P型体区两侧分别设有栅极多晶硅，且栅极多晶硅下方覆盖第二P型体区，柱状第一P型体区、第二P型体区及部分N型外延层低于第三P型体区下表面。第二P型体区表面的第一N型重掺杂源区止于栅氧化层的外侧边界，第一N型重掺杂源区与第二P型体区向晶体管外侧同步外凸并呈脉冲形状。本发明器件在保证击穿电压的前提下进一步降低导通电阻，降低器件EMI噪声。

技术领域

本发明涉及功率半导体器件技术领域，具体涉及一种鳍式超结功率半导体晶体管及其制备方法。

背景技术

功率半导体器件作为电力电子系统中的核心元件，自20世纪70年代发明以来，一直是现代生活不可或缺的重要电子元件。过去三十年里，功率金属氧化物半导体场效应管(MOSFET)取得了飞跃式的发展，20世纪90年代初提出了“超结”的概念，利用相互交替的P柱与N柱代替传统的功率器件的N漂移区，从而有效降低了导通电阻，得到较低的导通功耗。相比于传统MOSFET，具有超结结构的场效应管虽然在降低导通电阻方面已经有不错的表现，但是仍然没有达到理想的预期。20世纪90年代末胡正明教授提出了鳍式场效应晶体管，鳍式结构的栅增大了沟道面积，加强了栅对沟道的控制。鉴于此，本发明提出一种鳍式超结功率半导体晶体管及其制备方法，在保证击穿电压的前提下进一步降低导通电阻，降低器件开启速度，降低EMI噪声。

发明内容

本发明针对上述不足提出了一种能够进一步降低导通电阻，并且有效降低器件EMI噪声的鳍式超结功率半导体晶体管及其制备方法。

本发明采用如下结构技术方案：

一种鳍式超结功率半导体晶体管，包括：N型衬底，在N型衬底上设有N型外延层，在N型外延层内的两侧分别设有柱状第一P型体区，在N型外延层内的两侧还分别设有第二P型体区，位于同侧的柱状第一P型体区和第二P型体区相触及，在第二P型体区表面设有第一N型重掺杂源区，在N型外延层的顶部设有第三P型体区，在第三P型体区表面两端分别设有第二N型重掺杂源区，其特征在于，第三P型体区的两侧分别设有栅极多晶硅，且所述栅极多晶硅的下方覆盖所述第二P型体区，在栅极多晶硅与第二P型体区、N型外延层及第三P型体区之间设有栅氧化层，所述柱状第一P型体区、第二P型体区及部分N型外延层低于第三P型体区的下表面。

一种鳍式超结功率半导体晶体管，其特征在于，第二P型体区表面的第一N型重掺杂源区止于栅氧化层的外侧边界，第一N型重掺杂源区与第二P型体区向晶体管外侧同步外凸并呈脉冲形状。

本发明提供如下方法技术方案：

第一步：首先选取N型硅材料作为衬底并外延生长N型外延层；

第二步：利用掩膜板在N型外延层上选择刻蚀出深沟槽，回填P型材料形成柱状第一P型体区；

第三步：选择性刻蚀N型外延层形成台阶形外延层；

第四步：利用掩膜板对台阶形N型外延层选择性注入硼，退火后形成第二P型体区和第三P型体区；

第五步：利用掩膜板在第二P型体区表面选择性注入离子砷或磷形成凸形N型重掺杂源区，在第三P型体区表面选择性注入离子砷或磷形成N型重掺杂源区；

第六步：在柱状第一P型体区、第二P型体区、第三P型体区上表面选择性高能量(80KeV～200KeV)注入硼形成P型重掺杂半导体接触区；

第七步：在N型外延层表面热生长形成栅氧化层，再淀积一层多晶硅；

第八步：利用掩膜板刻蚀多余的多晶硅形成栅极多晶硅；

第九步：淀积一层氧化层作为接触绝缘层，选择性刻蚀绝缘层，在N型外延层表面形成接触孔；