[发明专利]一种半导体结构及其制作方法

说明书

本发明提供一种半导体结构制作方法，应用于存储器的电容接触节点的制作技术领域，方法至少包括：在衬底上形成多个位线结构；在衬底上形成多个介质墙，介质墙的上表面高于位线结构的上表面，且介质墙延伸覆盖其与位线结构交叠的部分；在位线结构和介质墙所围成的电容存储节点窗口中制作绝缘结构，以形成分离的电容存储节点窗口；在分离的电容存储节点窗口中沉积导电材料层；回蚀刻导电材料层，在绝缘结构的两侧形成电容接触节点结构。以及提供一种半导体结构。应用本发明实施例，提高电容接触节点结构制作的良率，从而避免了现有技术中蚀刻存储节点之间较厚的多晶硅层，导致刻蚀后的图形容易产生偏差，从而影响电路的导电特性的问题。

技术领域

本发明涉及半导体存储器技术领域，特别是涉及一种半导体结构及其制作方法。

背景技术

动态随机存储器(DRAM)是应用非常广泛的半导体产品，其基本存储单元包括一存取晶体管和一电容。随着半导体特征尺寸的不断减小，电容接触节点的面积越来越小，制作难度越来越大。光刻工艺的对准偏差和蚀刻工艺难度的增加严重影响存储器电容接触节点的电学可靠性，导致电容接触电极断路或与相邻接触电极发生短路，降低存储器芯片良率。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及其制作方法，用于解决现有技术中存储器电容接触节点由于图形转移偏差导致的良率较差的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体结构制作方法，所述方法至少包括：

在衬底上形成多个位线结构；

在所述衬底上形成多个介质墙，所述介质墙的上表面高于所述位线结构的上表面，且所述介质墙延伸覆盖其与所述位线结构交叠的部分；

在所述位线结构和所述介质墙所围成的电容存储节点窗口中制作绝缘结构，以形成分离的电容存储节点窗口；

在所述分离的电容存储节点窗口中沉积导电材料层；

回蚀刻所述导电材料层，在所述绝缘结构的两侧形成电容接触节点结构。

本发明的一种实现方式中，所述在所述位线结构和所述介质墙所围成的电容存储节点窗口中制作绝缘结构的步骤，包括：

形成所述介质墙的绝缘侧壁；

沉积牺牲层覆盖所述电容存储节点窗口、所述位线结构及所述介质墙；

刻蚀所述牺牲层以在所述电容存储节点窗口中形成第一沟槽；

在所述第一沟槽内沉积第一层间介质，并回刻蚀部分所述第一层间介质，以在所述电容存储节点窗口中形成由第一层间介质构成的工字型掩膜结构；

利用所述第一层间介质作为掩膜，蚀刻所述电容存储节点窗口内的牺牲层以形成所述绝缘结构；

其中，所述绝缘结构包括：所述第一沟槽内沉积的第一层间介质以及所述工字型掩膜结构下方至所述衬底上方的牺牲层。

本发明的一种实现方式中，所述刻蚀所述牺牲层以在所述电容存储节点窗口中形成第一沟槽的步骤，包括：

干法刻蚀所述牺牲层以在所述电容存储节点窗口中形成第一沟槽。

本发明的一种实现方式中，所述刻蚀所述牺牲层以在所述电容存储节点窗口中形成所述第一沟槽的步骤，包括：

沉积所述牺牲层覆盖所述电容存储节点窗口、所述位线结构及所述介质墙，在所述电容存储节点窗口中形成第二沟槽，其中，所述第二沟槽尺寸是相邻两根位线间距的20％～60％。；

蚀刻所述第二沟槽的底部、所述位线结构顶部及所述介质墙顶部的所述牺牲层，在所述电容存储节点窗口中形成所述第一沟槽。